[发明专利]高速实时JPEG2000解码方法

权利要求书

1.一种高速实时JPEG2000解码方法，是在Tilera多核高速解码平台上实现，该平台包括：两个快速多处理板(1，2)、两个高速存储板(3，4)，两个快速多处理板之间通过各自背板上的万兆以太网高速接口互联，且第一个快速多处理板上有两个处理器(CPU1、CPU2)、两个内存条(SDRAM1、SDRAM2)，第二个快速多处理板上有两个处理器(CPU3、CPU4)，两个内存条(SDRAM3、SDRAM4)；每个处理器有36个内核，处理器之间采用8路总线和接口互联；每层中的高速存储板通过4路总线和接口与快速多处理板高速通信，且第一个高速存储板挂载有两个固态硬盘(SSD1、SSD2)，第二个高速存储板挂载有两个固态硬盘(SSD3、SSD4)，分别存放快速多处理板中处理器解码后的图像数据，其解码步骤包括如下：

1)外部数据流从第一个快速多处理板(1)的第一处理器(CPU1)进入万兆以太网接口后，缓存到第一内存条SDRAM1中，并将其拆分成图像帧，再把图像帧的数据信息保存在第一内存条的不同数据链表中；

2)第一处理器(CPU1)将第一内存条(SDRAM1)中所存储的图像帧数据平均分为四份，并进行如下处理：

2a)将第一份图像帧数据包加上辅助信息存入第一内存条(SDRAM1)中的解码链表中，并把这些图像帧数据分发给自身的不同内核中进行码流解码，解码后再把每个内核上处理后的图像数据存入第一固态硬盘(SSD1)中；

2b)将剩余的第二份、第三份、第四份图像帧数据包存入第一内存条(SDRAM1)中的发送链表中,并把这些图像帧数据发送到第二处理器(CPU2)；

3)第二处理器(CPU2)将接收到图像帧数据进行如下处理：

3a)将第二份图像帧数据包加上辅助信息存入第二内存条(SDRAM2)中的解码链表中，并把这些图像帧数据分发给自身的不同内核中进行码流解码，解码后再把每个内核上处理后的图像数据存入第二固态硬盘(SSD2)中；

3b)将剩余的第三份、第四份图像帧数据包存入第二内存条(SDRAM2)中的发送链表中,并把这些图像帧数据发送到第三处理器(CPU3)；

4)第三处理器(CPU3)将接收到图像帧数据进行如下处理：

4a)将第三份图像帧数据包加上辅助信息存入第三内存条(SDRAM3)中的解码链表中，并把这些图像帧数据分发给自身的不同内核中进行码流解码，解码后再把每个内核上处理后的图像数据存入第三固态硬盘(SSD3)中；

4b)将剩余的第四份图像帧数据包存入第三内存条(SDRAM3)中的发送链表中,并把这些图像帧数据发送到第四处理器(CPU4)；

5)第四处理器(CPU4)将接收到的图像帧数据包加上辅助信息存入第四内存条(SDRAM4)中的解码链表中，并把这些图像帧数据分发给自身的不同内核中进行码流解码，解码后再把每个内核上处理后的图像数据存入第四固态硬盘(SSD4)中。

2.根据权利要求1所述的高速实时JPEG2000解码方法，其特征在于，步骤1)中的不同数据链表包括，解码链表、发送链表、图像链表和空闲链表。

3.根据权利要求1所述的高速实时JPEG2000解码方法，其特征在于，所述的辅助信息是指，图像帧的序列号、码流数据的大小。

4.根据权利要求1所述的高速实时JPEG2000解码方法，其特征在于，所述的解码链表是指，由一系列节点组成的物理存储单元上非连续、非顺序的存储结构，这些节点包括两个部分：一是存储数据元素的数据域，另一个是存数下一个节点地址的指针域，其功能是存储待解码的码流。

5.根据权利要求1所述的高速实时JPEG2000解码方法，其特征在于，所述的发送链表是指，由一系列节点组成的物理存储单元上非连续、非顺序的存储结构，这些节点包括两个部分：一是存储数据元素的数据域，另一个是存数下一个节点地址的指针域，其功能是存储待发送的码流。

6.根据权利要求1所述的高速实时JPEG2000解码方法，其特征在于，所述的码流，包括无损压缩码流和有损压缩码流；当采用无损压缩方式时该码流为无损压缩码流，当采用有损压缩方式时该码流为有损压缩码流。