[发明专利]IGBT背面制作方法及IGBT

说明书

本发明提供的IGBT背面制作方法及IGBT，包括：在第一背面上依次沉积第一半导体薄膜层和电介质层；光刻和刻蚀第二区域的第一半导体薄膜层和电介质层，并保留第一区域的第一半导体薄膜层和电介质层；沉积第二半导体薄膜层，光刻和刻蚀第二半导体薄膜层和电介质层，并保留第二区域的第二半导体薄膜层；沉积背面金属电极。本发明利用第一半导体薄膜层和第二半导体薄膜层分别与第一背面间的带隙差来调节载流子注入效率和导通压降，工作时，第一半导体薄膜层的带隙比第一背面的带隙高，载流子注入效率高，器件导通压降低，关断时，第二半导体薄膜层的带隙比第一背面的带隙低，载流子的抽取速率快，使器件快速关断，降低关断损耗，提高器件工作频率。

技术领域

本发明涉及半导体器件技术领域，尤其涉及一种IGBT背面制作方法及IGBT。

背景技术

绝缘栅双极型晶体管(Insulated Gate Bipolar Transistor，简称IGBT)集电极的载流子注入效率，很大程度上决定了器件的开关特性与导通压降。根据半导体理论，同质结中注入比主要取决于N区和P区的掺杂浓度比，因此一般是通过调节P型集区的掺杂浓度来调节载流子注入效率。高的P型集区的掺杂浓度可提高注入效率，降低器件导通压降，但由于导通时基区载流子过高，关断时载流子抽取速率慢，导致关断时间长，因此，通过调节P型集区的掺杂浓度来调节载流子注入效率这种方法在降低导通压降与提高开关速度间存在矛盾。

目前，亟需一种IGBT制作方法及IGBT来实现在降低导通压降的同时提高开关速度。

发明内容

本发明提供一种IGBT背面制作方法及IGBT，用以解决现有技术中的IGBT不能同时实现降低导通压降和提高开关速度的缺陷。

本发明一方面提供一种IGBT背面制作方法，包括：

在第一背面上依次沉积第一半导体薄膜层和电介质层，并将第一背面划分成第一区域与第二区域；

光刻和刻蚀第二区域的第一半导体薄膜层和电介质层，并保留第一区域的第一半导体薄膜层和电介质层，以获得第二背面；

在第二背面沉积第二半导体薄膜层，其中，第一背面的带隙介于第一半导体薄膜层的带隙与第二半导体薄膜层的带隙之间；

光刻和刻蚀覆盖在第一半导体薄膜层上的第二半导体薄膜层和电介质层，并保留第二区域的第二半导体薄膜层，以获得第三背面；

在第三背面沉积背面金属电极。

进一步的，第一半导体薄膜层为非晶硅或者微晶硅，第二半导体薄膜层为硅锗或者锗。

进一步的，第一半导体薄膜层为硅锗或者锗，第二半导体薄膜层为非晶硅或者微晶硅。

进一步的，在第一背面上依次沉积第一半导体薄膜层和电介质层，具体包括：

在第一背面上形成缓冲层，在缓冲层上依次沉积第一半导体薄膜层和电介质层。

进一步的，电介质层为二氧化硅、氮化硅或者氮氧化硅。

本发明另一方面提供一种IGBT，包括覆盖在IGBT背面衬底上的第一半导体薄膜层和第二半导体薄膜层，以及覆盖在第一半导体薄膜层和第二半导体薄膜层上的背面金属电极，其中，衬底的带隙介于第一半导体薄膜层的带隙与第二半导体薄膜层的带隙之间。

进一步的，第一半导体薄膜层为非晶硅或者微晶硅，第二半导体薄膜层为硅锗或者锗。

进一步的，第一半导体薄膜层为硅锗或者锗，第二半导体薄膜层为非晶硅或者微晶硅。

进一步的，衬底包括缓冲层，第一半导体薄膜层、第二半导体薄膜层覆盖在缓冲层上。