[发明专利]自动优化片上系统层次化模块布局的方法及系统

说明书

本发明提供了一种自动优化片上系统SOC层次化模块布局的方法及系统，包括：(1)读入待优化电路模块及其各子模块的布局和各子模块的几何约束；(2)搜寻各子模块根据所述几何约束进行布局引起的各空白空间；(3)搜索引起空白空间的子模块，将该子模块作为待调整子模块；(4)通过调整待调整子模块的几何约束，对待调整子模块在调整后几何约束下进行布局得到该待调整子模块的几何尺寸，以去除该待调整子模块引起的空白空间；(5)根据调整后各子模块的几何尺寸重新布局待优化电路模块；重复上述步骤(1)至步骤(5)直至删除所有空白空间。利用本发明提供的方法可以去除由于子模块的几何约束不合适而引起模块布局中存在空白空间的问题，从而能提升芯片面积的有效利用率，降低成本。

技术领域

本发明涉及半导体制造领域，特别涉及一种自动优化片上系统层次化模块布局的方法及系统。

背景技术

片上系统(System On Chip，SOC)设计技术始于20世纪90年代中期,随着半导体工艺技术的发展，集成电路IC设计者能够将愈来愈复杂的功能集成到单硅片上，SOC正是IC向集成系统IS转变的大方向下产生的。由于SOC可以充分利用已有的设计积累，显著地提高了特定应用集成电路(Application Specific Integrated Circuit，ASIC)的设计能力，因此发展非常迅速，引起了工业界和学术界的关注。

在集成电路片上系统(SOC)的层次化设计过程中，自动布局实现了在层次上自下而上进行布局，其存在的问题是通过平面规划计算的下层各子模块的几何约束，在某些情况下或许并不适合某些子模块，例如，某些子模块的布局与平面规划指定的尺寸(几何约束)相差很大，而其他模块的布局又比较严格的遵循了平面规划指定的尺寸(几何约束)要求，参考图1所示。在这种情况下会导致上层布局存在一些未利用面积，造成不必要的芯片面积浪费。

发明内容

本发明提供一种自动优化片上系统层次化模块布局的方法及系统，解决通过现有技术进行SOC层次化模块布局时存在一些未利用面积，造成不必要的芯片面积浪费的问题。

本发明提供了一种自动优化片上系统层次化模块布局的方法，包括步骤：

(1)读入待优化电路模块及其各子模块的布局和各子模块的几何约束；

(2)搜寻各子模块根据所述几何约束进行布局引起的各空白空间；

(3)搜索引起空白空间的子模块，将该子模块作为待调整子模块；

(4)通过调整待调整子模块的几何约束，对待调整子模块在调整后几何约束下进行布局得到该待调整子模块的几何尺寸，以去除该待调整子模块引起的空白空间；

(5)根据调整后各子模块的几何尺寸重新布局待优化电路模块；

重复上述步骤(1)至步骤(5)直至删除所有空白空间。

优选地，所述搜寻各子模块根据所述几何约束进行布局引起的空白空间包括：

收集各子模块的顶点；

对所有顶点作水平线和垂直线；

获取所有水平线和垂直线围成的矩形空间内未包含任意一个子模块的任意部分的各矩形空间，将未包含任意一个子模块的任意部分的各矩形空间作为空白空间。

优选地，所述搜索引起空白空间的子模块，将该子模块作为待调整子模块包括：

从所述空白空间的任意一边界朝向对面边界进行外推法，直至遇到阻碍外推的子模块，将阻碍外推的子模块作为待调整子模块。

优选地，所述通过调整待调整子模块的几何约束，对待调整子模块在调整后几何约束下进行布局得到该待调整子模块的几何尺寸，以去除该待调整子模块引起的空白空间包括：