[发明专利]适用于电源管理的高摆率PSRR增强型单级放大器

说明书

技术领域

本发明涉及运算放大器设计领域，特别是涉及一种高摆率PSRR增强型单级放大器。

背景技术

现代低压低功耗单级运算放大器的补偿技术可以广泛应用于便携式电子设备，例如：手机电池和笔记本电池、LDO、LCD等设备中。而电源管理设备需要高摆率和对外界电压免疫的放大器，也就是高摆率高电源纹波抑制能力的放大器。一般的折叠共源共栅单级放大器可以满足以上要求，最近有很多报道采用撕裂输入级的跨导，然后通过cascode电流镜来倍增电流增强直流增益和跨导的技术。适当在cascode电流镜的输出偏置端插入分流偏置晶体管可以提高放大器的摆率。另外在输出级采用交叉正反馈技术可以调高输出的共模抑制比(CMRR)和电源抑制比(PSRR)等参数。

本发明基于以上的技术，采用Recyclingfoldedcascade技术和PSRR增强技术来实现在同样的功耗和芯片面积条件下，放大器具有高摆率SR和PSRR增强的性能。同时放大器还可以有较高的直流增益。

发明内容

为了克服上述现有技术存在的直流系统故障隔离难的问题，本发明提出了一种适用于电源管理的高摆率PSRR增强型单级放大器，该运算放大器电路可以在同等芯片面积条件下提高放大器的摆率SR和增强PSRR，并具有较高的直流增益。

本发明提出了一种适用于电源管理的高摆率PSRR增强型单级放大器，所述放大器由第一至第十五PMOS晶体管M0、M1a、M1b、M2a、M2b、M13a、M13b、M14a、M14b、M5、M6、M7、M8、M9、M10以及第一至第十二NMOS晶体管M11a、M11b、M11c、M12a、M12b、M12c、M3a、M3b、M3c、M4a、M4b、M4c共二十七个MOS晶体管构成；其中：

第一、第八至第十一PMOS晶体管M0、M14a、M14b、M5、M6的源极共同接供电电源VDD；所有PMOS晶体管M0、M1a、M1b、M2a、M2b、M13a、M13b、M14a、M14b、M5、M6、M7、M8、M9、M10的衬底端接供电电源VDD；第一至第十二NMOS晶体管M11a、M11b、M11c、M11d、M12a、M12b、M12c、M12d、M3a、M3b、M3c、M4a、M4b、M4c的衬底接地GND；第七至第十二NMOS晶体管M3a、M3b、M3c、M4a、M4b、M4c的源极共同接地GND；

第一、第八、第九PMOS晶体管M0、M14a、M14b的栅极接第一偏置电压Vb1；第一PMOS晶体管M0的漏极接第二至第五PMOS晶体管M1a、M1b、M2a、M2b的源极；第二至第三PMOS晶体管M1a、M1b的栅极接输入端Vp；第四至第五PMOS晶体管M2a、M2b的栅极接输入端Vn；

第二PMOS晶体管M1a的漏极、第六NMOS晶体管M12c的源极共同接第十NMOS晶体管M4a的漏极；第四PMOS晶体管M2a的漏极、第三NMOS晶体管M11c的源极共同接第七NMOS晶体管M3a的漏极；

第三PMOS晶体管M1b的漏极、第七至第九NMOS晶体管M3a、M3b、M3c的栅极共同接第二NMOS晶体管M11b的漏极；第五PMOS晶体管M2b的漏极、第十至第十二NMOS晶体管M4a、M4b、M4c的栅极共同接第五NMOS晶体管M12b的漏极；第一至第六NMOS晶体管M11a、M11b、M11c、M12a、M12b、M12c的栅极共同接第二偏置电压Vb3；第二NMOS晶体管M11b的源极接第九NMOS晶体管M3c的漏极；第一NMOS晶体管M11a的源极接第八NMOS晶体管M3b的漏极；第五NMOS晶体管M12b的源极接第十二NMOS晶体管M4c的漏极；第四NMOS晶体管M12a的源极接第十一NMOS晶体管M4b的漏极；