[发明专利]MEMS封装技术

权利要求书

1.一种MEMS封装件，包括：

MEMS IC，包括MEMS衬底、设置在所述MEMS衬底上方的介电层和设置在所述介电层上方的压电层，其中，所述介电层包括由介电材料制成的柔性膜片，并且其中，所述压电层包括位于所述柔性膜片上方的压电层开口；

CMOS IC，包括CMOS衬底和电互连结构，其中，所述CMOS IC接合至所述MEMS IC，因此所述电互连结构接近所述压电层，并且因此所述CMOS IC包围位于所述柔性膜片上方的后腔；以及

支撑层，设置在所述电互连结构和所述压电层之间，所述支撑层具有设置在与所述柔性膜片垂直对准的位置处并且是部分所述后腔的支撑层开口。

2.根据权利要求1所述的MEMS封装件，其中，所述支撑层开口的高度在从20μm至250μm的范围内。

3.根据权利要求1所述的MEMS封装件，其中，所述支撑层是熔融接合至所述CMOS IC的硅衬底。

4.根据权利要求1所述的MEMS封装件，其中，所述支撑层由光刻胶制成。

5.根据权利要求1所述的MEMS封装件，还包括设置在所述介电层和所述压电层之间的底电极以及设置在所述压电层上的顶电极。

6.根据权利要求5所述的MEMS封装件，还包括覆盖所述顶电极和所述压电层的VHF保护层。

7.根据权利要求5所述的MEMS封装件，还包括位于所述MEMS IC的所述MEMS衬底内的第一高掺杂半导体柱和第二高掺杂半导体柱，所述第一高掺杂半导体柱和所述第二高掺杂半导体柱分别由介电材料的第一环和第二环围绕，并且分别连接至所述底电极和所述顶电极。

8.根据权利要求7所述的MEMS封装件，其中，所述第一高掺杂半导体柱和所述第二高掺杂半导体柱分别通过相应的导电通孔连接至所述底电极和所述顶电极，所述导电通孔设置为穿过位于所述MEMS衬底和所述底电极与所述顶电极之间的所述介电层。

9.根据权利要求7所述的MEMS封装件，还包括分别设置在介电材料的所述第一环和所述第二环内的导电材料的第一沟槽或环和第二沟槽或环。

10.根据权利要求5所述的MEMS封装件，其中，所述CMOS IC包括设置为穿过所述CMOS衬底以在所述CMOS IC的后侧上方延伸的第一金属层和第二金属层，其中，所述第一金属层电连接至所述底电极，并且所述第二金属层电连接至所述顶电极。

11.根据权利要求5所述的MEMS封装件，其中，所述CMOS IC包括设置为穿过所述支撑层以将所述底电极或所述顶电极连接至所述电互连结构的内部金属层，以及设置为穿过所述支撑层并且在面向所述MEMS IC的表面上方延伸、接合至设置在所述MEMS IC上方的接合焊盘的外部金属层。

12.根据权利要求5所述的MEMS封装件，其中，设置在所述后腔内的所述压电层的侧壁为锥形并且邻近所述底电极的侧壁，或者其中，所述顶电极具有相对于所述压电层的侧壁向回凹进的中心部分。

13.根据权利要求1所述的MEMS封装件，其中，所述MEMS IC的所述MEMS衬底包括与所述柔性膜片垂直对准的通孔开口并且具有比所述柔性膜片更大的横向尺寸。

14.根据权利要求1所述的MEMS封装件，其中，所述压电层包括与所述柔性膜片垂直对准的通孔开口并且具有比所述柔性膜片更小的横向尺寸。

15.一种MEMS封装件，包括：

CMOS IC，包括CMOS衬底和设置在所述CMOS衬底上方的电互连结构，其中，所述电互连结构配置为将所述CMOS衬底的器件彼此电连接；

介电层，设置在所述电互连结构上方并且包括由介电材料制成的柔性膜片；

压电层，设置在所述介电层上方并且具有位于所述柔性膜片上方的压电层开口；以及

覆盖衬底，设置在所述压电层上方，所述覆盖衬底具有设置在与所述柔性膜片垂直对准的位置处并且包围位于所述柔性膜片上方的后腔的覆盖衬底开口。

16.根据权利要求15所述的MEMS封装件，其中，所述覆盖衬底开口的高度在从20μm至250μm的范围内。