[发明专利]一种多模多频基带芯片管脚控制电路和控制方法

说明书

技术领域

本发明涉及卫星导航基带芯片设计领域，具体涉及一种多模多频基带芯片管脚控制电路和控制方法。

背景技术

随着GNSS(Global Navigation Satellite System,全球导航卫星系统)技术的快速发展和应用需求的不断提高，利用多系统信号进行联合定位的多模GNSS系统表现出了极大的优势。多模多频接收机可同时接收多个频率的卫星信号，利用多系统联合定位技术，使定位精度和可靠性得到更大的提高，迅速成为导航领域的研究和应用热点。

在基带芯片与射频芯片分离的卫星导航接收机中，射频芯片负责射频收发、频率合成、功率放大及模数转换，输出中频基带信号。基带芯片负责信号处理和协议处理。基带芯片设计时，中频基带信号经芯片PIN引脚及芯片DIE(从晶圆上切割出来的待进行封装的一块具有完整功能的裸芯片)的管脚输入以进行后续处理。

当使用基带芯片与射频芯片进行板级或模块开发时，不同厂家的射频芯片输出的中频信号采样时钟与采样数据时序要求不同，另外若板级系统开发中PCB(Printed Circuit Board，印制电路板)信号走线比较长使信号延时较大，导致有的需要用采样时钟上升沿采样，有的需要用采样时钟下降沿采样。若采用固定时钟边沿采样可能引起误采样导致数据出错。

目前单频率的中频基带信号数据位宽为2比特～5比特，对共M个频率信号的多模多频接收机基带芯片，为支持最优性能及保证射频芯片兼容性，通常需要共5*M比特位宽的基带信号数据输入。如典型的多模多频基带芯片支持3个频率中频信号输入时，需要16个比特的信号输入(还需提供采样时钟)。但芯片PIN引脚资源非常宝贵，尤其是对尺寸要求更高的接收机模块希望基带芯片尺寸尽量小，相应的芯片封装的PIN引脚尽可能少。如一种典型的面积为5mm*5mm、支持三个频率信号的基带芯片PIN引脚共44个，而分配给基带信号输入的PIN引脚可能只有10个左右。若固定选择部分芯片DIE的管脚封装在芯片的PIN引脚，则又限制了芯片处理功能或性能，甚至某些功能或性能无法实现。因此我们需要一种占用尽可能少的PIN引脚又不影响系统功能或性能的管脚控制方法。

发明内容

本发明所要解决的技术问题是提供解决基带芯片中频信号可用PIN引脚较少而影响多模多频系统功能或性能的问题的多模多频基带芯片管脚控制电路和控制方法。

本发明解决上述技术问题的技术方案如下：

一种多模多频基带芯片管脚控制电路，包括：

N个上升沿触发器，用于用采样时钟RF_CLK对M个频道输入的共N比特信号RF_DIN(0)～RF_DIN(N-1)进行上升沿采样，得到信号din(0)_pos～din(N-1)_pos；

N个下降沿触发器，用于用采样时钟RF_CLK对输入的N比特射频信号RF_DIN(0)～RF_DIN(N-1)进行下降沿采样，得到信号din(0)_neg～din(N-1)_neg；

还包括N个二选一数据选择器，信号din(0)_pos和din(0)_neg分别输入一个二选一数据选择器的两个数据输入端，相应的采样时钟边沿选择控制信号edge(0)_sel输入二选一数据选择器的选择端，用于对数据进行二选一选择，选择后得到的信号为a(0)；

信号din(1)_pos～din(N-1)_pos分别输入不同的二选一数据选择器数据输入端，信号din(1)_neg～din(N-1)_neg分别输入相应的二选一数据选择器的另一个数据输入端，采样时钟边沿选择控制信号edge(1)_sel～edge(N-1)_sel分别输入相应的二选一数据选择器的选择端，对数据进行二选一选择,选择后得到的信号为a(1)～a(N-1)；

还包括N个N选一数据选择器，所述所有N选一数据选择器的N个数据输入端输入的信号均为a(0)～a(N-1),选择端输入信号分别为pin(0)_sel～pin(N-1)_sel，输出的信号分别为dout(0)～dout(N-1)，再对应各频道输入信号的位宽，分为M个频道输出，为ch(0)data～ch(M-1)data。

本发明的有益效果是：

(1)本发明对射频芯片(或射频芯片DIE)输出的中频信号可以选择采样时钟上升沿或下降沿采样，且每个信号比特的时钟沿采样选择均独立控制。如此可实现多个射频芯片(或射频芯片DIE)的兼容。