[发明专利]基于动态振铃式运算放大器的高速流水线-逐次逼近型ADC

说明书

本发明提供了一种基于动态振铃式运算放大器的高速流水线‑逐次逼近型ADC，包括：流水线型量化前端，实现该ADC中的高位的量化，其中该流水线型量化前端内设置有用于进行残差放大的动态振铃式残差放大器；余量量化后端，由两个逐次逼近型ADC子通道构成，用于实现ADC中的低位的比较量化，其中该两个逐次逼近型ADC子通道的输入端分别连接该动态振铃式残差放大器的输出端；数字选择和冗余位校准模块，与该两个逐次逼近型ADC子通道的输出端相连接并用于实现双通道时间交织的该逐次逼近型ADC的数字输出选择、数字输出的时刻对准以及冗余位校准。本发明相对于传统的流水线‑逐次逼近型ADC的高速率、低功耗的特点，减小了级间残差放大器静态功耗的开销。

技术领域

本发明涉及集成电路技术领域，尤其涉及一种基于动态振铃式运算放大器的高速流水线-逐次逼近型模数转换器(ADC)。

背景技术

流水线-逐次逼近型ADC是近几年在数据转换器设计领域出现的新结构，最先由Chun C.Lee和Micheal P.Flynn于2010年发表于超大规模集成电路会议(Symposium onVLSI circuits)上，基于流水线结构中最简化的两步式结构，前后两级的子ADC均采用逐次逼近型ADC来实现。该结构利用了流水线型ADC的高数据处理速率，同时结合逐次逼近型ADC在先进工艺下低功耗、高线性度的优点。两者的结合有利于在实现ADC高速高精度的同时，保障ADC的低功耗。

在流水线-逐次逼近型ADC中功耗开销最大的部分为级间的残差放大器。在单通道ADC中，残差放大器的速度由ADC的采样速率决定，精度由后级逐次逼近型ADC精度决定。所以低功耗流水线-逐次逼近型ADC中运算放大器的低功耗实现有助于整体ADC的高能效实现。

振铃式运算放大器是由Benjamin Hershberg、U.K.Moon等人于2012年发表于国际固态电路会议(ISSCC)上，最初的设计从环形振荡器出发，通过控制输出级在稳定工作时处于亚阈值状态而实现小信号放大的效果。最初实现方式是伪差分的运算放大器方式，同时通过外加偏置信号实现输出级工作状态的控制，如示意图1所示。运算放大器采用伪差分的形式，图1中给出一条差分通路的电路结构，由第一级反相器101，第二级反相器102，第三级反相器103级联而成，其中第二级反相器拆分为两组，在放大器处于重置状态，即开关105、106、107闭合的情况下，分别在电容108和109上存储不同的偏置电压，从而 使得在放大器处于正常工作时，电容108和109的电压使得第三极反相器103的NMOS管111和PMOS管110更容易进入弱反型、甚至亚阈值区域，因此提高了运算放大器的输出阻抗，使得环路可以稳定工作。图1中电容104为自校准电容，在电路处于重置状态时，存储放大器稳定工作状态下的输入端共模电压与输入信号共模电压的电压差。

随后由Yong Lim和Michael P.Flynn进行改良，分别于2014和2015年的ISSCC上发表文章，改良后的振铃式运算放大器如图2所示。Yong Lim等人的改进主要在于：(1)将伪差分电路修改为输入级全差分电路，第一级201中差分两路反相器中电流流过NMOS尾电流管204和205，静态电流大小受尾电流管204、205、偏置管208、第一级共模反馈控制管206和207等调节。共模反馈管205的反馈信号受控于输出端的共模电平。(2)将图1中分裂为两路的第二级102改进为图2中的202，通过电阻209实现第三级203中MOS管212和213稳定状态偏置点的分离，从而实现稳定的运算放大器静态工作点。(3)将图1中第二级102和第三级103中的MOS管改为高栅压管210、211、212、213等，更有利于实现运算放大器的稳定工作。

在Yong Lim等人的改进中，全差分第一级201的使用减小了第一级反相器的输出摆幅、降低了输出速率，不利于在高速电路中的实现；同时高栅压管的使用同样会降低反相器判断结果的传输速度。因此，本发明中提出了一种动态振铃式运算放大器，能够有效的提高振铃式运算放大器的稳定速度，并将该高速运算放大器应用于流水线-逐次逼近型ADC中。

发明内容