[发明专利]触发器电路

权利要求书

1.一种触发器电路，包括：

第一逻辑电路，接收选择信号以及时钟信号，针对该选择信号以及该时钟信号相互之间进行逻辑运算以产生第一控制信号，其中该选择信号不同于该时钟信号；

第一主锁存器，耦接该第一逻辑电路并接收该第一控制信号，该第一主锁存器接收该时钟信号以及数据信号，以依据该第一控制信号接收该数据信号，并依据该时钟信号及该选择信号来锁存该数据信号；

第二主锁存器，接收该选择信号、该时钟信号以及扫描数据信号，依据该选择信号以及该时钟信号以锁存该扫描数据信号，其中该第二主锁存器的输出端直接连接至该第一主锁存器的输出端；以及

从属锁存器，耦接至该第一、第二主锁存器的输出端，并依据该时钟信号以及该选择信号以锁存该第一、第二主锁存器的输出端上的信号以产生输出信号。

2.如权利要求1所述的触发器电路，其中该第一主锁存器包括：

三态反相器，具有数据输入端以及致能端，该三态反相器的输入端接收该数据信号，该三态反相器的致能端接收该第一控制信号；

第一反相器，其输入端耦接该三态反相器的输出端；

第一传输门，其输入端耦接至该第一反相器的输出端，该第一传输门依据该选择信号以导通或断开；

第二反相器，其输入端耦接至该第一传输门的输出端；以及

第二传输门，其输入端耦接该第二反相器的输出端，该第二传输门的输出端耦接至该第一反相器的输入端，该第二传输门依据该时钟信号以导通或断开，

其中，该第一传输门的输出端为该第一主锁存器的输出端。

3.如权利要求1所述的触发器电路，其中该第二主锁存器包括：

三态反相器，具有数据输入端以及致能端，该三态反相器的输入端接收该扫描数据信号，该三态反相器的致能端接收该选择信号；

第一反相器，其输入端耦接该三态反相器的输出端；

第一传输门，其输入端耦接该第一反相器的输出端，该第一传输门依据该选择信号以导通或断开；

第二反相器，其输入端耦接至该第一传输门的输出端；以及

第二传输门，其输入端耦接该第二反相器的输出端，该第二传输门的输出端耦接至该第一反相器的输入端，该第二传输门依据该时钟信号以导通或断开，

其中，该第一传输门的输出端为该第二主锁存器的输出端。

4.如权利要求3所述的触发器电路，其中该第二主锁存器还包括：

第三传输门，串接在该三态反相器的输出端及该第一反相器的输入端间，该第三传输门依据该时钟信号以导通或断开，且该第三传输门与该第二传输门的导通或断开的状态相反。

5.如权利要求1所述的触发器电路，其中该第一逻辑电路包括：

第一逻辑门，依据该选择信号以及该时钟信号以产生该第一控制信号；以及

第二逻辑门，依据该选择信号的反相信号以及该时钟信号的反相信号以产生该第一控制信号的反相信号。

6.如权利要求1所述的触发器电路，其中该第一逻辑电路包括：

逻辑门，依据该选择信号以及该时钟信号以产生该第一控制信号；以及

反相器，接收该第一控制信号并产生该第一控制信号的反相信号。

7.如权利要求1所述的触发器电路，其中还包括：

第二逻辑电路，耦接至该第二主锁存器，该第二逻辑电路针对该选择信号以及该时钟信号进行逻辑运算以产生一第二控制信号，

其中，该第二主锁存器更依据该第二控制信号以接收该扫描数据信号。

8.如权利要求7所述的触发器电路，其中该第二逻辑电路包括：

逻辑门，依据该选择信号以及该时钟信号以产生该第二控制信号的反相信号；以及

反相器，耦接该逻辑门，接收该第二控制信号的反相信号并产生该第二控制信号。