[发明专利]一种计算架构及控制方法

说明书

技术领域

本发明涉及一种计算架构及控制方法，具体涉及一种功耗和性能软件 可控的计算架构及控制方法。

背景技术

传统的计算架构包括核心计算单元及固定电源阵列和固定时钟阵列三 部分，如图1所示。固定电源阵列和固定时钟阵列分别为核心计算单元各 部分提供各自固定的电源和各自固定的时钟信号，也就是说核心计算单元 部分的功耗和性能基本是固定的。

在固定电源阵列和固定时钟阵列的现有技术条件下，程序代码对核心 计算单元的电源阵列和时钟阵列无法进行控制，因此对核心计算单元的功 耗和性能也就无法进行控制，即核心计算单元的功耗和性能独立于程序之 外，如图2所示。

发明内容

本发明提供一种计算架构及控制方法，以实现计算架构的功耗和性能 为软件可控，从而在需要时实现高性能或在需要时实现低功耗。

为实现上述目的，本发明提供了如下技术方案：

一种计算架构，包括：核心计算单元、电源阵列、时钟阵列、以及控 制寄存器堆；所述电源阵列和/或所述时钟阵列是可控的，所述电源阵列为 所述核心计算单元提供电源电压；所述时钟阵列为所述核心计算单元提供 时钟信号；所述控制寄存器堆存放有逻辑值，所述控制寄存器堆根据所述 逻辑值控制所述电源阵列输出电源电压，和/或所述控制寄存器堆根据所述 逻辑值控制所述时钟阵列输出时钟信号，以使所述核心计算单元的功耗与 性能可控。

优选地，所述逻辑值由所述核心计算单元写入所述控制寄存器堆。

优选地，所述逻辑值由所述核心计算单元的外围程序代码决定。

优选地，所述外围程序代码包括一对或多对控制功耗与性能的代码片 段对。

优选地，所述多对控制功耗与性能的代码片段对，其内部嵌套多对同 类的代码片段对；或者

所述多对控制功耗与性能的代码片段对，其层次化嵌套多对同类的代 码片段对。

优选地，所述电源阵列包括若干个并行的电源子阵列，每个电源子阵 列包括：电源控制电路，与所述电源控制电路连接的电压调节电路，所述 电源控制电路根据电源控制信号，控制所述电压调节电路，以使所述电压 调节电路向所述核心计算单元输出电源电压。

优选地，所述时钟阵列包括若干个并行的时钟子阵列，每个时钟子阵 列包括：频率控制电路，与所述频率控制电路连接的频率调节电路，所述 频率控制电路根据时钟控制信号，控制所述频率调节电路，以使所述频率 调节电路向所述核心计算单元输出时钟信号。

一种计算架构控制方法，所述方法包括：

核心计算单元根据外围程序代码向控制寄存器堆写入逻辑值；

控制寄存器堆根据所述逻辑值向电源阵列输出电源控制信号，和/或控 制寄存器堆根据所述逻辑值向时钟阵列输出时钟控制信号；

所述电源阵列根据所述电源控制信号向所述核心计算单元输出电源电 压；

所述时钟阵列根据所述时钟控制信号向所述核心计算单元输出时钟信 号。

优选地，所述外围程序代码中包括一对或多对控制功耗与性能的代码 片段对。

优选地，所述多对控制功耗与性能的代码片段对，其内部嵌套多对同 类的代码片段对；或者

所述多对控制功耗与性能的代码片段对，其层次化嵌套多对同类的代 码片段对。

本发明的有益效果在于：

本发明提供的计算架构及控制方法，电源阵列和/或所述时钟阵列是可 控的，控制寄存器堆存放有逻辑值，控制寄存器堆根据所述逻辑值控制电 源阵列输出电源控制信号，和/或控制时钟阵列输出时钟控制信号，电源阵 列根据电源控制信号向所述核心计算单元输出电源电压，时钟阵列根据时 钟控制信号向所述核心计算单元输出时钟信号，达到计算架构的功耗和性 能为软件可控。

附图说明

图1为传统的计算架构的结构示意图。

图2为现有技术中含程序代码的计算架构的结构示意图。

图3-1为本发明实施例计算架构的一种结构示意图。

图3-2为本发明实施例计算架构的另一种结构示意图。

图3-3为本发明实施例计算架构的第三种结构示意图。

图4为本发明实施例含外围程序代码的计算架构的一种结构示意图。

图5-1为本发明实施中第N层函数的代码片断A第一部分动作的结构 示意图。