[发明专利]高速输出、输入接口电路及数据传输方法

权利要求书

1.一种高速输出接口电路，其特征在于，所述高速输出接口电路设置在高速输入输出接口中，所述高速输出接口电路应用于快速输入输出传输的协议栈，所述协议栈包括链路层、逻辑层、传输层以及物理层；所述高速输出接口电路包括：链路层电路、封装模块以及高速输出接口，其中，所述封装模块分别与所述链路层电路、所述高速输出接口连接；

所述链路层电路，用于获取位于高速输出接口电路之外的处理器配置的待发送数据包，对所述待发送的数据包中的部分数据进行链路层封装，得到包括所述数据以及链路层信息的报文，并将所述报文发送至封装模块，所述链路层信息包括所述数据包对应的报文总数、所述报文在报文序列中的序列号、所述报文对应的数据包的标识；

所述封装模块，用于接收所述链路层电路发送的所述报文，对所述报文依次进行逻辑层、传输层以及物理层封装，得到完成封装的报文，并将完成封装的所述报文发送至高速输出接口；

所述高速输出接口，用于接收所述封装模块发送的完成封装的所述报文，将完成封装的所述报文发送至接收端。

2.根据权利要求1所述的高速输出接口电路，其特征在于，所述高速输出接口电路还包括：软件接口以及链表模块，所述软件接口与所述链表模块连接，所述链表模块与所述链路层电路连接；

所述软件接口，用于获取所述处理器配置的描述符，并将所述描述符发送至所述链表模块，所述描述符中包括所述数据包的内存地址以及所述接收端的标识；

所述链表模块，用于接收所述软件接口发送的描述符，并将所述描述符添加至任务表中，在所述高速输出接口空闲时，向所述链路层电路发送所述任务表中的描述符；

所述链路层电路具体用于，接收所述链表模块发送的所述描述符，根据所述数据包的内存地址，从内存中获取所述处理器配置的待发送数据包，对所述待发送的数据包中的数据进行链路层封装，得到包括所述数据以及链路层信息的报文，并将所述报文以及所述接收端的标识发送至封装模块；

所述封装模块还用于，接收所述链路层电路发送的所述接收端的标识，并将所述接收端的标识发送至所述高速输出接口；

所述高速输出接口具体用于，接收所述封装模块发送的完成封装的所述报文以及所述接收端的标识，根据所述接收端的标识，将所述完成封装的所述报文发送至接收端。

3.根据权利要求2所述的高速输出接口电路，其特征在于，所述描述符中还包括所述数据包的大小，所述链路层电路还用于，

根据其它数据包的标识，生成与所述其它数据包的标识不同的数据包的标识；

根据所述数据包的大小以及所述数据的大小，获取所述报文总数，

根据所述数据在所述数据包中的读取顺序，确定所述报文在报文序列中的序列号；

根据所述报文总数、所述报文在报文序列中的序列号以及所述数据包的标识，生成所述链路层信息。

4.根据权利要求2或3所述的高速输出接口电路，其特征在于，所述链路层电路还用于，

判断所述报文是否为所述数据包的最后一个报文；

若是，向所述链表模块发送描述符删除指示，所述描述符删除指示用于指示所述链表模块将所述描述符从所述任务表中删除；

若否，继续读取所述数据包中的另一部分数据。

5.一种通信设备，其特征在于，包括如权利要求1至4中任一项所述的高速输出接口电路以及处理器、存储器；

所述存储器包括驱动软件；

所述处理器，用于从所述存储器读取所述驱动软件并在所述驱动软件的驱动下向所述高速输出接口电路提供待发送数据包。