[发明专利]栅极驱动电路和使用栅极驱动电路的显示器

权利要求书

1.一种栅极驱动电路，其包含：

数个GOA电路单元，数个所述GOA电路单元以串联的方式耦接，每一级GOA电路单元用来依据前一级GOA电路单元输出的扫描信号、后一级GOA电路单元输出的扫描信号、第一时钟信号、第二时钟信号、第三时钟信号、第四时钟信号、第一栅极开启信号以及第二栅极开启信号，在输出端输出扫描信号，其特征在于，每一级GOA电路单元包含：

输入控制模块，用来依据所述第一时钟信号、所述第三时钟信号和所述第一栅极开启信号，在控制节点输出控制信号，其包括：

第一晶体管，其栅极电性连接所述第一时钟信号，其漏极电性连接所述前一级GOA电路单元输出的扫描信号；

第二晶体管，其栅极电性连接所述第一栅极开启信号，其漏极电性连接所述第一晶体管的源极，其源极电性连接所述控制节点；

第三晶体管，其栅极电性连接所述第一栅极开启信号，其漏极电性连接所述第二晶体管的源极；

第四晶体管，其栅极电性连接所述第三时钟信号，其漏极电性连接所述第三晶体管的源极，其源极电性连接所述后一级GOA电路单元输出的扫描信号；

输出控制模块，电性连接于所述控制节点，用来依据所述控制信号和所述第二时钟信号，在所述输出端输出所述扫描信号；

下拉模块，电性连接所述输出控制模块，用来将所述扫描信号下拉至低电平；以及

上拉维持模块，电性连接所述输出端和所述第二栅极开启信号，用来当接收所述第二栅极开启信号时，在所述输出端输出的所述扫描信号保持高电平。

2.如权利要求1所述的栅极驱动电路，其特征在于，所述输出控制模块包含：

第五晶体管，其栅极电性连接第一固定电压，其漏极电性连接所述控制节点；

第六晶体管，其栅极电性连接所述第五晶体管的源极，其漏极电性连接所述第二时钟信号，其源极电性连接所述输出端；及

电容，其两端分别连接所述第六晶体管的源极和栅极。

3.如权利要求2所述的栅极驱动电路，其特征在于，所述下拉模块包含：

第七晶体管，其栅极电性连接所述第一栅极开启信号，其漏极电性连接所述输出端及所述第六晶体管的源极；

第八晶体管，其栅极电性连接所述第四时钟信号，其漏极电性连接所述第七晶体管的源极，其源极电性连接第二固定电压。

4.如权利要求3所述的栅极驱动电路，其特征在于，所述上拉维持模块包含：

第九晶体管，其栅极电性连接所述第二栅极开启信号，其漏极电性连接所述控制节点，其源极电性连接所述第二固定电压；

第十晶体管，其栅极电性连接所述第二栅极开启信号，其漏极电性连接所述第一固定电压，其源极电性连接所述输出端。

5.如权利要求3所述的栅极驱动电路，其特征在于，所述上拉维持模块包含：

第九晶体管，其栅极电性连接所述第二栅极开启信号，其漏极电性连接所述控制节点，其源极电性连接所述第二固定电压；

第十晶体管，其栅极和漏极皆电性连接所述第二栅极开启信号，其源极电性连接所述输出端。

6.如权利要求1所述的栅极驱动电路，其特征在于，所述第一时钟信号、所述第二时钟信号、所述第三时钟信号和所述第四时钟信号的脉冲是依序轮流输出，且互不重叠。

7.如权利要求1所述的栅极驱动电路，其特征在于，所述第一固定电压为高电平，所述第二固定电压为低电平。

8.如权利要求1所述的栅极驱动电路，其特征在于，所述第一栅极开启信号和所述第二栅极开启信号互为反相。

9.一种显示器，其包含源极驱动器以及如权利要求1-8任一项所述的栅极驱动电路，所述栅极驱动电路输出扫描信号使得数个晶体管开启，同时所述源极驱动器输出对应的数据信号至数个像素单元使其显示灰阶。