[发明专利]分数除法电路及相关的校正方法

权利要求书

1.一种分数除法电路，其特征在于，包含有：

一输出时钟产生电路，用来接收一输入时钟信号及根据一第一控制信号产生一输出时钟信号，该输出时钟产生电路包含有：

一第一延迟单元，用来延迟该输入时钟信号，以产生一延迟输入时钟信号；一选择单元，用来根据该第一控制信号，选择该输入时钟信号及该延迟输入时钟信号其中之一，以产生该输出时钟信号；以及

一控制电路，用来根据一除数控制信号，对该输出时钟信号进行除操作，来产生该第一控制信号，其中该除数控制信号用来控制该输出时钟信号的频率与该输入时钟信号的频率间的一比例。

2.如权利要求1所述的分数除法电路，其特征在于，该输出时钟产生电路另包含有：

一除法单元，用来将该选择单元的一输出信号除以一有理数，以产生该输出时钟信号。

3.如权利要求1所述的分数除法电路，其特征在于，该控制电路包含有：

一触发器，用来根据该输出时钟信号及一数据信号，输出该第一控制信号及一反向第一控制信号；以及

一与门，用来根据该反向第一控制信号及该除数控制信号，产生该数据信号。

4.如权利要求3所述的分数除法电路，其特征在于，该控制电路另包含有：

一时序控制电路，耦接于该触发器，用来根据该第一控制信号产生一第一未重迭控制信号及一第二未重迭控制信号，其中该第一未重迭控制信号与该第二未重迭控制信号互不重迭。

5.如权利要求1所述的分数除法电路，其特征在于，另包含有：

一校正单元，用来根据该输入时钟信号及该输出时钟信号，产生一延迟调整信号来调整该第一延迟单元的延迟时间。

6.如权利要求5所述的分数除法电路，其特征在于，该校正单元包含有：

一第二延迟单元，用来根据一延迟控制信号，延迟该输出时钟信号，以产生一延迟时钟信号；

一相位侦测单元，用来侦测该输出时钟信号与该延迟时钟信号间一相对相位的关系，以产生一侦测信号；以及

一运算单元，用来产生一校正信号来控制该控制电路；用来根据该侦测信号产生该延迟控制信号；及用来通过取样该输出时钟信号来比较该输出时钟信号的一第一时钟周期与一第二时钟周期，以产生该延迟调整信号。

7.如权利要求6所述的分数除法电路，其特征在于，由该运算单元产生的该校正信号用来控制该控制电路将该输出时钟信号除2来产生该第一控制信号。

8.如权利要求6所述的分数除法电路，其特征在于，由该运算单元产生的该延迟控制信号用来对齐该延迟时钟信号中该第一时钟周期的一第一上升缘及该输出时钟信号中该第二时钟周期的一第二上升缘。

9.如权利要求8所述的分数除法电路，其特征在于，该运算单元通过在该延迟时钟信号中该第一时钟周期的该第一上升缘对齐于该输出时钟信号中该第二时钟周期的该第二上升缘时，利用该延迟时钟信号中该第二时钟周期的该第二上升缘取样该输出时钟信号，来比较该第一时钟周期及该第二时钟周期。

10.如权利要求5所述的分数除法电路，其特征在于，该校正单元包含有：

一第二延迟单元，用来根据一第一延迟控制信号，延迟该输出时钟信号，以产生一第一延迟时钟信号；

一第三延迟单元，用来根据一第二延迟控制信号，延迟该第一延迟时钟信号，以产生一第二延迟时钟信号；

一相位侦测单元，用来侦测该输入时钟信号与该第二延迟时钟信号间一相对相位的关系，以产生一侦测信号；以及

一运算单元，用来产生一校正信号来控制该控制电路；用来根据该侦测信号产生该第一延迟控制信号及该第二延迟控制信号；及用来根据一第一时间差及一第二时间差，产生该延迟调整信号。

11.如权利要求10所述的分数除法电路，其特征在于，由该运算单元产生的该校正信号用来控制该控制电路将该输出时钟信号除2来产生该第一控制信号。