[发明专利]FPGA管脚加载复用装置和方法

说明书

本发明涉及通信领域，具体提供一种FPGA管脚加载复用装置，旨在解决现有现有FPGA加载方式导致管脚浪费的问题。为此目的，本发明的FPGA管脚加载复用装置包括烧录通道芯片，所述烧录通道芯片用于从硬盘接收程序并且将接收到的程序烧录到FPGA上，其特征在于，所述FPGA管脚加载复用装置还包括设置在所述烧录通道芯片与所述FPGA之间的驱动控制芯片，所述驱动控制芯片用于控制所述驱动控制芯片两端的烧录数据线的打开和关闭，从而实现所述烧录通道芯片的烧录管脚的复用。本领域技术人员能够理解的是，本发明的技术方案使烧录专用管脚能够被复用，不仅提高了加载速度，还最大限度地解决了管脚资源紧张的问题。

技术领域

本发明涉及通信领域，具体提供一种FPGA管脚加载复用装置和方法。

背景技术

FPGA(Field Programmable Gate Array)，即现场可编程门阵列，是在PAL、GAL、CPLD等可编程器件的基础上进一步发展的产物。它是作为专用集成电路(ASIC)领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。以硬件描述语言(Verilog或VHDL)所完成的电路设计，可以经过简单的综合与布局，快速地加载或烧录至FPGA上进行测试，是现代IC设计验证的技术主流。这些可编辑元件可以被用来实现一些基本的逻辑门电路(比如AND、OR、XOR、NOT)或者更复杂一些的组合功能比如解码器或数学方程式。

目前，在加载FPGA相关芯片时，最常设计的方法是使用FPGA专用配置线一对一连接加载。具体而言，将相关配置管脚一对一连接完成后，通过控制相关时序及其他辅助加载配置线进行加载。然而，这种一一对应的加载或烧录会浪费FPGA管脚，使得如果FPGA管脚资源紧张的情况下，会出现管脚资源不够的现象，导致重新选型。

发明内容

为了解决前述问题，即为了解决现有FPGA加载方式导致管脚浪费的问题，本发明提供一种FPGA管脚加载复用装置，该装置包括烧录通道芯片，所述烧录通道芯片用于从硬盘接收程序并且将接收到的程序烧录到FPGA上，其特征在于，所述FPGA管脚加载复用装置还包括设置在所述烧录通道芯片与所述FPGA之间的驱动控制芯片，所述驱动控制芯片用于控制所述驱动控制芯片两端的烧录数据线的打开和关闭，从而实现所述烧录通道芯片的烧录管脚的复用。

在上述FPGA管脚加载复用装置的优选实施方式中，所述驱动控制芯片包括多个控制开关，所述驱动控制芯片通过控制所述控制开关来控制所述驱动控制芯片两端的烧录数据线的打开和关闭。

在上述FPGA管脚加载复用装置的优选实施方式中，所述驱动控制芯片通过data[7:0]数据线连接在所述烧录通道芯片与所述FPGA之间，所述驱动控制芯片通过控制所述控制开关来控制data[7:0]数据线的打开和关闭。

在上述FPGA管脚加载复用装置的优选实施方式中，所述驱动控制芯片是通用驱动芯片或专用驱动芯片。

在上述FPGA管脚加载复用装置的优选实施方式中，所述烧录通道芯片是通用烧录芯片或专用烧录芯片。

根据本发明的另一个方面，提供一种FPGA管脚加载复用方法。该方法包括下列步骤：通过烧录通道芯片从硬盘接收程序并将接收到的程序烧录到FPGA上；其特征在于，所述FPGA管脚加载复用方法还包括下列步骤：在所述烧录通道芯片与所述FPGA之间设置驱动控制芯片，所述驱动控制芯片用于控制所述驱动控制芯片两端的烧录数据线的打开和关闭，从而实现所述烧录通道芯片的烧录管脚的复用。

在上述FPGA管脚加载复用方法的优选实施方式中，所述驱动控制芯片包括多个控制开关，所述驱动控制芯片通过控制所述控制开关来控制所述驱动控制芯片两端的烧录数据线的打开和关闭。