[发明专利]一种高压功率器件终端的制作方法

说明书

本发明公开一种高压功率器件终端的制作方法，包括以下步骤：S01：提供一衬底；S02：在所述衬底上生长第一绝缘区；S03：利用湿法刻蚀，留下所述第一绝缘区的右侧部分；S04：在所述衬底和第一绝缘区上生长第二绝缘区；S05：在所述第二绝缘区上注入B,并扩散形成p‑漂移区；S06：利用光刻刻蚀，留下所述第二绝缘区的中部和右侧部分；S07：在所述第二绝缘区上注入B+，形成p+基区；S08：进行金属连线的制作，形成源电极。本发明有利于减小终端注入对硅衬底造成的缺陷，从而提高了器件的可靠性。

技术领域

本发明涉及一种高压功率器件终端的制作方法。

背景技术

现代功率器件的基本要求是能够耐高压且大电流工作。其中，硅基功率MOSFET通常是通过并联大量的MOS单元形成宽长比大的MOS功率器件，以保证实现大电流工作。但是,对于高压工作的MOSFET来说,位于器件中间的各并联MOS单元间的表面电压大致相同，而位于边界(即终端)的MOS单元与衬底表面的电压却相差很大,往往引起表面电场过于集中造成了器件的边缘击穿。因此,为了保证硅基功率MOSFET能够在高压下正常工作,通常需要在器件边界处采取措施即结终端保护技术,来减小表面电场强度，提高MOS功率器件PN结击穿电压。

目前结终端保护技术主要有场扳(Field Plate,简称FP)、场限环(FieldLimiting Ring,简称FLR)、结终端扩展(Junction Termination Extention,简称JTE)和横向变掺杂(Variation of Lateral Doping,简称VLD)等。其中,FP和FLR组合使用是一种改善表面击穿特性常用的有效方法。FP可以有效地抑制表面电荷引起的低击穿，FLR则可以减缓平面结曲率效应造成的PN结击穿,并且它们结构简单，工艺兼容性好，FP和FLR的结合使用显然可以提高功率MOSFET的整体耐压性能。

利用结终端扩展和横向变掺杂可以用较小的终端面积(相对于场限环而言)获得较高的平面结击穿电压。但也有明显的缺点,无论是结终端扩展还是横向变掺杂,从实际结构看它们都增加了PN结面积,所以反向漏电流和结电容都会增大,与场限环技术一样,对于界面电荷也是非常敏感的。因此这两种结终端技术中表面钝化及面电荷防止技术都非常关键,否则会引起击穿电压的下降,难以得到好的重复性,不利于大规模生产。

发明内容

本发明为解决上述问题，提供了一种高压功率器件终端的制作方法。

为实现上述目的，本发明采用的技术方案为：

一种高压功率器件终端的制作方法，包括以下步骤：

S01：提供一衬底；

S02：在所述衬底上生长第一绝缘区(4)；

S03：利用湿法刻蚀，留下所述第一绝缘区(4)的右侧部分；

S04：在所述衬底和第一绝缘区(4)上生长第二绝缘区(5)；

S05：在所述第二绝缘区(5)上注入B,并扩散形成p-漂移区(2)；

S06：利用光刻刻蚀，留下所述第二绝缘区(5)的中部和右侧部分；

S07：在所述第二绝缘区(5)上注入B+，形成p+基区(3)；

S08：进行金属连线的制作，形成源电极(6)。

优选的，所述第一绝缘区(4)和第二绝缘区(5)均为二氧化硅绝缘区。

优选的，所述第一绝缘区(4)厚度为1um。

优选的，所述第二绝缘区(5)厚度为

优选的，所述步骤S05中，注入B剂量为1e13,能量为160kev。