[发明专利]垂直结构全限制相变存储器的自对准制备方法

说明书

技术领域

本发明涉及微纳技术领域，特别涉及一种垂直结构全限制相变存储器的自对准制备方法。

背景技术

高新技术产业和基础服务设施的加速发展对于快速计算和高效存储的要求越来越高，而CPU处理能力的提升对存储芯片的速度和功耗的依赖性越来越显著，因此如何发展高效存储成为未来急需突破的关键技术之一。相变存储器PCM(phase change random access memory)以硫系化合物为存储介质，依靠电流的热效应控制相变材料在晶态(低阻)和非晶态(高阻)之间转化实现信息的写入与擦除，依靠探测存储区域电阻的变化实现信息的读出。PCM具有非挥发性，与目前大多数的存储器相比，具有器件尺寸小、功耗低、读取速度快、抗辐照、能实现多级存储以及与现有的CMOS工艺兼容等诸多优点。具有类似器件结构，基于金属氧化物的电阻存储器RRAM由于其结构简单、成分精确可控、与逻辑工艺兼容等优点，被认为最有可能取代目前的SRAM、DRAM、FLASH等主流产品而成为未来主流存储的半导体存储器之一。

目前，PCM相变存储器面临的最主要问题是操作电流过大，对驱动电路的要求较高，限制了存储功耗的降低、存储速度的提升和存储密度的提高。PCM的量产结构降低有效相变体积的方法中一类是是制备更小尺寸的纳米插塞电极；另一类方法是制备相变材料限制性结构，通过减小可供于相变的体积减小有效相变体积。这两类方法都要受限于复杂的PVD、CVD填孔工艺和CMP表面平坦化工艺。本发明提出的垂直结构全限制相变存储器的自对准制备方法，一方面，采用无掩模相变材料填充、退火并湿法腐蚀形成局域化相变材料的方法，降低了填孔工艺中的深宽比，提高了薄膜的填充质量，且制备工艺为自对准工艺，降低了工艺实施难度；另一方面，该结构的锥形电极能够把两个电极间的电场在锥尖端附近强化，相当于减小了接触电极的尺寸，减小了有效相变体积，降低了功耗。此外，由于可用的相变材料储备充分，该结构还具有较好的疲劳特性，提高了器件的工作可靠性。

发明内容

为解决现有技术中存在的上述问题，本发明提出了一种垂直结构全限制相变存储器的自对准制备方法。本发明对于快速实现小单元功耗、大器件工作可靠性、与现有的CMOS工艺兼容，具有非常好的产业化应用前景。

本发明公开了一种垂直结构全限制相变存储器的自对准制备方法。该方法的具体步骤包括：

步骤1：在衬底101上淀积第一电热绝缘材料层102A，然后用“光刻-薄膜淀积-剥离”的方法在第一电热绝缘材料层102A上制备底部电极层103，并淀积第二电热绝缘材料层102B钝化表面，并用“光刻-剥离”的方法制备辅助电极层104；

步骤2：在第二电热绝缘材料层102B和辅助电极层104的上表面，旋涂并光刻出光刻胶掩模100，并通过该掩模干法刻蚀出深度到达底部电极层103上表面的通孔，并淀积一层锥形电极层105；

步骤3：去除光刻胶掩模100，剥离形成锥尖不高于辅助电极层104上表面的锥形电极105A；

步骤4：在辅助电极层104及锥形电极105A的上方，采用“光刻-薄膜淀积-剥离”的方法制备一层相变材料层106；

步骤5：退火并用碱性溶液腐蚀相变材料层106，形成仅位于通孔内的局域化相变材料层106A；

步骤6：在第二电热绝缘材料层102B、辅助电极层104及局域化相变材料层106A的上方，通过“光刻-薄膜淀积-剥离”的方法制备顶部电极层107，并用淀积第三电热绝缘材料层102C钝化表面；

步骤7：在第三电热绝缘材料层102C上表面，采用“光刻-刻蚀-薄膜淀积-剥离”的方法制备接触深度到达底部电极层103和顶部电极层107上表面的第一测试电极108A和第二测试电极108B，完成器件制备。

填孔工艺的实施质量很大程度上相关于孔的深宽比，本发明涉及的制备方法相变材料的填孔无需借助于光刻掩模，降低了要填孔的深宽比，一方面，采用无掩模相变材料填充，退火并湿法腐蚀形成局域化相变材料的方法，降低了填孔工艺中的深宽比，提高了薄膜的填充质量，且制备工艺为自对准工艺，降低了工艺实施难度；另一方面，该结构的锥形电极能够把两个电极间的电场在锥尖端附近强化，相当于减小了接触电极的尺寸，减小了有效相变体积，降低了功耗。此外，由于可用的相变材料储备充分，该结构还具有较好的疲劳特性，提高了器件的工作可靠性。

解决了以往研发此类垂直结构由CMP技术的研发瓶颈所导致的研发周期长、难度大、成本高、适用性差的缺点，并在制备精度、制备效率、经济性以及与现有的CMOS工艺兼容性等方面具有很大的优越性。