[发明专利]一种基于阵列的全面板版图电容快速提取方法

说明书

技术领域

基于阵列的全面板版图电容快速提取是全面板电容提取的一种方法，本发明属于EDA设计领域。

背景技术

随着平板显示（FPD）工艺技术的迅猛发展，尤其是In Cell触摸屏设计工艺的流行，针对全面板版图的电容提取对FPD设计工具提出很大挑战。为了提高计算精度，电容提取工具通常采用基于场求解的数值分析方法，速度比较慢。而随着分辨率的提高，设计尺寸的增大，全面板版图的规模越来越大，同时图形复杂度也越来越高。这样对于全面板版图的电容提取，常规的方法非常耗时，速度无法满足设计要求。另一方面，版图电容的计算精度直接影响到FPD面板的整体性能，因此对全面板版图进行快速准确的电容提取是FPD设计工具中的一项至关重要的技术。本方法主要是基于可复用阵列，提出了一种快速的对全面板版图进行电容提取的方法。

全面板设计中，通常会采用层次式设计方法，即先将像单位像素单元和单位触摸屏单元设计好，然后将像素单元和触摸屏单元做成阵列。版图会由多种阵列实例叠加而成，虽然每个阵列实例是阵列结构，但是所有阵列叠加会导致失去阵列规律。需要通过版图处理将版图重新处理为可重用阵列的版图（仅包含两层层次结构且实例间不重叠）。针对这样的可重用阵列版图，就能够利用版图上阵列中图形重复的特征，将大规模的全面板电容提取转化为计算少数单个重复图形，再将计算的中间结果进行组合得到最终全面板的电容提取结果，这样就能大大提高计算速度。本文提出的方法正是将针对这种可重用阵列版图进行快速电容提取的一种方法。

发明内容

本发明提出一种针对结构简单的可复用阵列版图的全面板电容快速提取方法，这种方法首先对要提取的线网所占用的区域进行分区，分为阵列区和非阵列区，其次对非阵列区进行划分提取，得到中间结果，然后再对阵列区进行分析和提取，得到中间结果，最后将两部分中间结果按照一定要求进行组合，得到当前线网的最终电容结果。本文将详细阐述线网分区、非阵列区划分提取、阵列区提取、组合生成最终结果的方法。

线网分区方法：首先得到线网经过的所有阵列和非阵列实例，并记录线网经过的阵列的索引位置(x, y)，对于非阵列实例记录为(0, 0)。这样对于该线网电容的计算就可以分为阵列区的部分和非阵列区的部分。如图1所示，线网B经过非阵列区4, 6, 7和阵列区5，阵列区的索引为(0, 1)、(1, 1)、(2, 1)。

非阵列区划分提取方法：对于所提取线网所经过的非阵列区，首先根据区域大小进行划分，得到大小合适又保证精度的区域，然后在所有的划分区内选取所提线网经过的区域，依次进行电容提取，得到中间结果。如图2所示，线网B在非阵列区里，划分为5部分，标为1,2,3,4,5，其中1,3,5区有B线网经过，所以需要进行提取，得到中间结果Cap1(B, A)， Cap1(B, C), Cap3(B, A), Cap3(B, C), Cap5(B, C)。

阵列区提取方法：对于所有的阵列单元，如果它属于组成所提线网经过的某个阵列实例，则对它进行提取，并记录中间结果。如图3所示，线网B经过的阵列实例的阵列单元X，它的内部线网为m和n，对它进行提取的结果为CapX(m, n)。

组合生成最终结果方法：所提线网的最终电容值为该线网经过的非阵列区与阵列区的总和，非线网区的可以直接加起来，对于阵列区的电容，需要通过找到它的阵列单元中的内部线网对应的外部实际线网的关系得到。如图4所示，虽然索引为(0, 1)、(1, 1)、(2, 1)的阵列实例的阵列单元均为X，但是X里的m和n对应的外部线网是不同的，分别为Cap(B, D) = CapX(m, n), Cap(B, E) = CapX(m, n), Cap(B, F) = CapX(m, n)。这样线网B的最终电容结果为：Cap(B, A) = Cap1(B, A) + Cap3(B, A), Cap(B, C) = Cap1(B, C) + Cap3(B, C) + Cap5(B, C), Cap(B, D) = CapX(m, n), Cap(B, E) = CapX(m, n), Cap(B, F) = CapX(m, n)。