[发明专利]半导体器件有效
申请号: | 201510881324.5 | 申请日: | 2015-12-03 |
公开(公告)号: | CN105679835B | 公开(公告)日: | 2020-11-20 |
发明(设计)人: | 中西翔 | 申请(专利权)人: | 瑞萨电子株式会社 |
主分类号: | H01L29/861 | 分类号: | H01L29/861 |
代理公司: | 北京市金杜律师事务所 11256 | 代理人: | 王茂华 |
地址: | 日本*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 半导体器件 | ||
1.一种包括二极管的半导体器件,所述二极管包括:
半导体衬底,所述半导体衬底包括在沿着主表面的方向上彼此相邻的第一区域和第二区域;
第一P型层,所述第一P型层在所述第一区域中形成在所述半导体衬底的所述主表面中;
第二P型层,所述第二P型层在所述第二区域中形成在所述半导体衬底的所述主表面中;
第一N型层,所述第一N型层在所述第一区域中形成在所述半导体衬底的所述主表面的相反侧的背表面中;
第三P型层,所述第三P型层在所述第二区域中形成在所述半导体衬底的所述背表面中;
第二N型层,所述第二N型层形成在所述半导体衬底内,以便在所述第一区域和所述第二区域中接触所述第一N型层和所述第三P型层中的每一个的上表面;
半导体层,所述半导体层在所述第一区域和所述第二区域中形成在所述第二N型层与所述第一P型层和所述第二P型层之间;
第一电极,所述第一电极被形成为接触所述半导体衬底的所述主表面并且与所述第一P型层和所述第二P型层中的每一个电耦合;以及
第二电极,所述第二电极被形成为接触所述半导体衬底的所述背表面并且与所述第一N型层和所述第三P型层电耦合,
其中,所述第二P型层形成在所述第三P型层的正上方,
其中,在平面图中,所述第二P型层具有环状图案,并且
其中,所述第一P型层的一部分形成在所述环状图案的内部中的所述半导体衬底的所述主表面中。
2.根据权利要求1所述的半导体器件,
其中,所述第三P型层的杂质浓度高于所述第二N型层的杂质浓度。
3.根据权利要求1所述的半导体器件,
其中,所述第二N型层和所述第二P型层的杂质浓度高于所述半导体层的杂质浓度,
其中,所述第二P型层的杂质浓度高于所述第一P型层的杂质浓度,
其中,所述第一N型层的杂质浓度高于所述第二N型层的杂质浓度。
4.根据权利要求1所述的半导体器件,
其中,在沿着所述半导体衬底的所述主表面的方向上,所述第二P型层形成在从所述第三P型层的端部向着所述第三P型层的中心100μm或更小的区域的正上方的区域内,并且在沿着所述半导体衬底的所述主表面的方向上的宽度是50μm或更大。
5.根据权利要求1所述的半导体器件,
其中,所述第一P型层的从所述半导体衬底的所述主表面起的形成深度比所述第二P型层的从所述半导体衬底的所述主表面起的形成深度深,并且
其中,在所述第二区域中,所述第一P型层的一部分接触所述第二P型层的下表面。
6.根据权利要求1所述的半导体器件,
其中,所述第一P型层的从所述半导体衬底的所述主表面起的形成深度比所述第二P型层的从所述半导体衬底的所述主表面起的形成深度浅。
7.根据权利要求1所述的半导体器件,
其中,在平面图中,所述第二P型层的面积小于所述第三P型层的面积。
8.根据权利要求1所述的半导体器件,
其中,在平面图中,所述第二P型层的面积大于所述第三P型层的面积。
9.根据权利要求1所述的半导体器件,
其中,在所述第一区域中,在所述半导体层和所述第一P型层之间,形成有第三N型层,所述第三N型层的杂质浓度低于所述第二N型层的杂质浓度并且高于所述半导体层的杂质浓度。
10.根据权利要求1所述的半导体器件,
其中,所述半导体层是N型半导体层或本征半导体层。
11.根据权利要求1所述的半导体器件,
其中,在平面图中,所述第三P型层的宽度是200-400μm。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于瑞萨电子株式会社,未经瑞萨电子株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201510881324.5/1.html,转载请声明来源钻瓜专利网。
- 上一篇:光电转换装置及电子设备
- 下一篇:IGBT器件的终端结构
- 同类专利
- 专利分类