[发明专利]发射器/接收器的缓冲器中的延时控制

权利要求书

1.一种用于缓冲的方法，其包括：

响应于提供给缓冲器的读时钟信号和写时钟信号，操作所述缓冲器以缓冲数据；

响应于所述缓冲器的填充水平，通过状态机从所述缓冲器获得旗标信号；

响应于在所述填充水平的设定点以上或以下缓冲的所述数据，切换所述旗标信号；

响应于所述旗标信号的所述切换，将所述写时钟信号的相位调节为所述读时钟信号的相位；以及

输出所述写时钟信号，用于通过所述写时钟信号的经控制延时操作所述缓冲器；

其中所述写时钟信号的所述相位的所述调节包括：

响应于所述旗标信号的所述切换，由所述状态机生成覆盖信号；以及

将所述读时钟信号和所述覆盖信号输入到相位调节器，以在所述缓冲器的所述操作期间，将所述写时钟信号的所述相位控制上调节为所述读时钟信号的所述相位；

其中所述相位调节器经配置而响应于所述覆盖信号调节所述读时钟信号的延迟，以将所述写时钟信号的所述相位对准所述读时钟信号的所述相位供所述调节。

2.根据权利要求1所述的方法，其中通过调节用于所述缓冲器的所述填充水平的所述设定点在半填满水平处的所述延迟，来调节所述写时钟信号的所述相位。

3.根据权利要求1所述的方法，进一步包括复位所述缓冲器。

4.根据权利要求1所述的方法，进一步包括从缓冲器旁路模式切换到缓冲器操作模式，以用于所述缓冲器的操作。

5.根据权利要求1所述的方法，进一步包括：

通过相位插入器接收参考时钟信号；

在操作所述缓冲器期间，通过所述相位插入器调节并行输入、串行输出时钟信号的频率；以及

从源自所述相位插入器的所述并行输入、串行输出时钟信号获得所述读时钟信号。

6.根据权利要求5所述的方法，其中所述读时钟信号为所述并行输入、串行输出时钟信号的下分频版本。

7.根据权利要求6所述的方法，进一步包括在可编程资源中将所述状态机实例化为有限状态机。

8.根据权利要求1所述的方法，其中所述相位调节器包括延迟对准器。

9.根据权利要求1所述的方法，其中所述相位调节器包括时钟模块的相位控制器。

10.一种用于数据处理和通信的系统，其包括：

输入电路，所述输入电路经耦合以接收多个数据源输入；

多个发射器，所述多个发射器为所述多个数据源输入相应地提供时钟信号，并经耦合以从所述输入电路相应地接收用于所述多个数据源输入的信道化数据流；

其中所述输入电路和所述多个发射器是单个集成电路封装；

其中所述多个发射器包括相应的相位插入器，所述相位插入器用于频率调节以相应地提供所述时钟信号；

其中所述多个发射器包括相应的发射缓冲器，所述发射缓冲器经耦合以提供其相应的经控制延时；且

其中所述多个发射器中的每个包括：

发射缓冲器，所述发射缓冲器经配置而响应于写时钟信号输入数据，响应于读时钟信号输出经缓冲的所述数据，并且响应于所述发射缓冲器的填充水平提供旗标信号；以及

延迟对准器，所述延迟对准器经配置而将所述写时钟信号的相位控制上调节为所述读时钟信号的相位，以便响应于所述写时钟信号的所述相位的所述调节为所述发射缓冲器提供所述写时钟信号，以用于所述发射缓冲器的经控制延时。

11.根据权利要求10所述的系统，其中所述集成电路封装进一步包括多个数字锁相回路，所述多个数字锁相回路经耦合以相应地接收所述时钟信号，并进一步相应地耦合到所述多个发射器以向所述多个发射器提供控制信号。

12.根据权利要求11所述的系统，其中所述多个发射器中的每个经耦合以接收具有时钟模式的至少一个外部参考信号。