[发明专利]用于高速串行总线的接收器和接收数据的方法有效
申请号: | 201510885448.0 | 申请日: | 2015-12-04 |
公开(公告)号: | CN105335324B | 公开(公告)日: | 2018-09-14 |
发明(设计)人: | 冀晓亮;惠志强 | 申请(专利权)人: | 上海兆芯集成电路有限公司 |
主分类号: | G06F13/40 | 分类号: | G06F13/40 |
代理公司: | 北京市柳沈律师事务所 11105 | 代理人: | 侯广 |
地址: | 上海市张江高科技*** | 国省代码: | 上海;31 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 用于 高速 串行 总线 接收器 接收 数据 方法 | ||
1.一种用于高速串行总线的接收器,包括:
解码器,用于确定接收数据中的控制数据单元的类型;
计数器,用于对特定类型的控制数据单元的重复次数进行计数;
控制器,根据通过该解码器确定的所述控制数据单元的类型,控制该计数器对所述特定类型的控制数据单元的重复次数进行计数,当该重复次数达到参考值时,从该接收数据中丢弃至少一个重复的所述特定类型的控制数据单元;以及
缓冲器,用于存储经过处理的该接收数据。
2.如权利要求1所述的接收器,其中,当所述控制数据单元的类型属于空闲数据单元时,该控制器控制该计数器对属于空闲数据单元的上述特定类型的控制数据单元的重复次数进行计数。
3.如权利要求1所述的接收器,其中,所述高速串行总线为超高速II(UHS-II)总线,所述特定类型的控制数据单元包括以下链路符号集(LSS)中的至少一种:同步(SYN)、逻辑空闲(LIDL)、数据传输逻辑空闲(DIDL)以及方向切换(DIR)。
4.如权利要求1所述的接收器,进一步包括:
寄存器,用于设置所述参考值。
5.如权利要求1所述的接收器,其中,所述参考值是由所述特定类型的控制数据单元的持续时间决定的。
6.如权利要求1所述的接收器,其中,所述参考值为16至256。
7.如权利要求1所述的接收器,包括多个数据通路,每个数据通路包括单独的所述计数器和所述缓冲器。
8.如权利要求1所述的接收器,其中该缓冲器是弹性缓冲器。
9.如权利要求1所述的接收器,其中该接收器根据从该接收数据中恢复的第一时钟接收该接收数据,且根据第二时钟输出存储在该缓冲器中的所述经过处理的该接收数据,其中所述参考值是由所述第一时钟和所述第二时钟的差异决定的。
10.一种用于高速串行总线的接收数据的方法,包括:
确定接收数据中的控制数据单元的类型;
根据所述控制数据单元的类型,对特定类型的控制数据单元的重复次数进行计数,当该重复次数达到参考值时,从该接收数据中丢弃至少一个重复的所述特定类型的控制数据单元;以及
存储经过处理的该接收数据。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于上海兆芯集成电路有限公司,未经上海兆芯集成电路有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201510885448.0/1.html,转载请声明来源钻瓜专利网。
- 上一篇:一种电子文档转换方法及装置
- 下一篇:一种数据突发的缓存装置和方法