[发明专利]基于SOI基底的低漏电低电容TVS阵列及其制备方法

说明书

本发明涉及一种基于SOI基底的低漏电低电容TVS阵列及其制备方法，基于SOI基底的低漏电低电容TVS阵列包括：n型的SOI基底、p+区、n+区、p区、氮化硅隔离、电极，所述的n型SOI基底由Si衬底、SiO₂层和n型Si三层结构构成，在P型和/或N型Si衬底上通过扩散或离子注入形成高掺杂PN结，形成PN结区域和中央的TVS区域。本发明所述基于SOI基底的低漏电低电容TVS阵列和现有技术中的TVS器件相比有效的降低了器件的寄生电容和漏电流，降低了器件的功耗，进一步提高了器件的性能。

技术领域

本发明涉及一种半导体器件，尤其是一种SOI衬底的低漏电低电容TVS器件及其制备方法。

背景技术

绝缘物上硅（Silicon on Insulator，SOI）材料具有区别于体硅的独特材料结构，因而克服了体硅材料的许多不足，如消除闩锁效应、减小寄生电容、减小漏电流、削弱短沟道效应等。所以，SOI作为衬底材料制备的半导体器件可以广泛的应用于高速、低功耗、高温以及对可靠性要求极高的航空航天领域。目前主流的SOI材料制备技术主要有：注氧隔离技术（SIMOX）、键合及背面腐蚀（BESOI）技术、智能剥离（Smart-Cut）技术、Nano Cleave技术以及多孔硅外延层转移（ELTRAN）技术。目前，探索SOI新结构材料以及新型器件已成为研究领域新的热点。

申请号：200810085214.8提供一种SOI衬底,该SOI衬底具备有当使用玻璃衬底等耐热温度低的衬底时也可以实用的耐性的SOI层。另外，还提供使用这种SOI衬底的半导体装置。当对具有绝缘表面的衬底或绝缘衬底键合单晶半导体层时，对于形成键合的面的一方或双方使用以有机硅烷为原材料来淀积的氧化硅膜。根据该结构，可以使用玻璃衬底等耐热温度为700℃以下的衬底，来获得坚固地键合的SOI层。亦即，可以在一边超过一米的大面积衬底上形成单晶半导体层。

申请号：200880012749.0发明的一个目的是提供即使使用像玻璃衬底或塑料衬底那样的柔性衬底，也可以高产率地制造可以用在实际应用中的含有SOI层的SOI衬底的方法。并且，另一个目的是提供使用这样的SOI衬底高产率地制造薄半导体器件的方法。当将单晶半导体衬底与含有绝缘表面的柔性衬底结合和分离单晶半导体衬底以制造SOI衬底时，激活结合表面之一或两者,然后将含有绝缘表面的柔性衬底和单晶半导体衬底相互附接在一起。

申请号：201380005678.2涉及制造复合半导体结构的方法，包括：提供包括多个硅基器件的SOI衬底；提供包括多个光子器件的化合物半导体衬底；以及切割化合物半导体衬底以提供多个光子管芯。每个管芯包括上述多个光子器件中的一个或更多个光子器件。方法还包括：提供具有基层和包括多个CMOS器件的器件层的组装衬底；将多个光子管芯安装在组装衬底的预定部上；以及将SOI衬底与组装衬底对齐。方法还包括将SOI衬底与组装衬底结合以形成复合衬底结构以及将组装衬底的至少基层从复合衬底结构去除。

瞬态电压抑制二极管（Transient Voltage Suppressor，TVS），是目前电子线路保护中普遍使用的一种有效的保护器件，其结构与普通二极管相似，但却能吸收20KeV以上的静电放电能量和几千瓦的雷击浪涌功率。在实际应用中，TVS器件通常与被保护电路反向并联使用，电路正常时处于关断状态呈现高阻抗，当有静电放电或浪涌冲击时，能以10^-12s量级的反应速度从高阻抗状态转变为低阻抗吸收ESD(Electro-Static discharge)或浪涌功率，使电流经过TVS流到地，同时将被保护电路两端电压钳制在较低水平，从而保护电路正常工作。