[发明专利]一种PCIe端口重构方法

说明书

技术领域

本发明涉及机载嵌入式计算机技术领域，尤其涉及一种机载计算机单板 PCIe端口可重构的方法。

背景技术

在机载嵌入式计算机系统架构中，PCIe总线得到越来越多的应用。通用的 基于PCIe总线的处理器系统架构主要有根控制器RC(RootComplex)、终结 点EP(Endpoint)和交换器Switch组成。PCIe总线采用端到端的连接方式， 每一个PCIe断开智能连接一个EP，PCIe断开可以连接switch进行链路扩展。 通过switch扩展出的PCIe链路可以继续挂接EP或者其他switch。

目前主控板的PCIe端口一般通过一个PCIeswitch进行链路扩展，但通常 是由上下拉电阻固定的扩展方式，使得主控板对外PCIe端口为固定数量与数 据宽度(如4*1PCIe，即对外具有4路PCIe端口，每路数据宽度为*1)，当此 主控板被应用到另外一个系统中(如需要2*2PCIe，即对外2路PCIe端口，每 路数据宽度为*2)时，就不能适用此系统的要求，需要重新进行硬件设计。目 前的这种主控板在应用时需要根据不同的系统需要更换主控板，不利于系统项 目进度的快速推进。

发明内容

本发明的目的是提供一种PCIe端口重构的方法，用以解决现有主控板由 于端口数量和数据宽度固定而适应性不强的问题。

为实现上述目的，本发明的方案包括：

一种PCIe端口重构方法，包括如下步骤：

步骤1)：根控制器RC获取待扩展PCIe端口信息，并将这些信息传输给 FPGA模块；

步骤2)：FPGA模块按照默认配置对交换器Switch进行配置，然后将从 根控制器RC接收到的待扩展PCIe端口信息与与当前配置相比较，并且查看 比较结果；

步骤3)：在比较结果中，如果配置信息相一致，则完成对FPGA的配置； 如果配置信息不一致，则按照步骤1)中CPU发送给FPGA模块的信息进行配 置，并向Switch和CPU发送初始化信号。

优选的，所述FPGA与CPU通讯是通过LocalBus总线进行通信。

进一步的，所述根控制器RC与交换器Switch直接连接。

本发明使用CPU+FPGA的架构对PCIeswitch的配置进行控制，从而能够 在不改变机载嵌入式计算机硬件的情况下，在一定程度上改变PCIe端口的数 量和数据宽度，从而使得这样设计的主控板通用性更强，可以应用到更多的系 统中。基于此方法而设计的主控板具有更强的通用性，更有利于系统项目开发 进度进展和管理的标准化。

附图说明

图1是主控板内部PCIe端口相关电路组成框图；

图2是本发明的工作流程图。

具体实施方式

下面结合附图对本发明做进一步详细的说明。

本发明为解决技术问题所提供的技术方案是：构建CPU+FPGA的控制架 构，根据PCIe总线所要连接的系统以及主控制器需要的PCIe的端口方式， CPU+FPGA架构发送相应的控制命令对PCIe总线交换器switch的配置进行控 制，并把PCIe端口方式的信息通过LocalBus写入给FPGA中的寄存器，FPGA 得到端口配置信息后，对PCIe的交换器Switch相应端口配置管脚输出相应的 高低电平，而后对FPGA对PCIe的交换器switch和CPU发出复位信号，重 新进行初始化。待初始化完毕后，仍会通过LocalBus把主控板所需PCIe端口 配置信息写入给FPGA中的寄存器，FPGA将此值与内部已设置值进行比较， 如果比较结果是二者一致，则表示此时主控板对外的PCIe端口已经配置成为 与相应系统所需端口一致，此时FPGA不再需要对PCIeswitch和CPU发出复 位信号。