[发明专利]具有高质量外延层的纳米线半导体器件及其制造方法

说明书

公开了具有高质量外延层的纳米线半导体器件及其制造方法。根据实施例，半导体器件可以包括：衬底；与衬底相隔开的至少一条纳米线；至少一个半导体层，分别绕各纳米线外周形成以至少部分环绕相应纳米线，且绕各纳米线形成的各半导体层彼此分离；在衬底上形成的隔离层，隔离层露出各半导体层；以及在隔离层上形成的与半导体层相交的栅堆叠，其中栅堆叠包括至少部分环绕各半导体层外周的栅介质层以及栅导体层。

技术领域

本公开涉及半导体领域，更具体地，涉及一种具有高质量外延层的纳米线半导体器件及其制造方法。

背景技术

随着半导体器件的发展，期望以迁移率高于硅(Si)的半导体材料来制作高性能半导体器件如金属氧化物半导体场效应晶体管(MOSFET)。但是，难以形成高质量的高迁移率半导体材料。

发明内容

本公开的目的至少部分地在于提供一种具有高质量外延层的半导体器件及其制造方法。

根据本公开的一个方面，提供了一种半导体器件，包括：衬底；与衬底相隔开的至少一条纳米线；至少一个半导体层，分别绕各纳米线外周形成以至少部分环绕相应纳米线，且绕各纳米线形成的各半导体层彼此分离；在衬底上形成的隔离层，隔离层露出各半导体层；以及在隔离层上形成的与半导体层相交的栅堆叠，其中栅堆叠包括至少部分环绕各半导体层外周的栅介质层以及栅导体层。

根据本公开的另一方面，提供了一种半导体器件，包括：衬底；与衬底相隔开的至少两条纳米线，其中，各纳米线沿大致垂直于衬底表面的方向排列，且各纳米线彼此间隔开大致平行延伸，其中至少一对相邻的纳米线相对于它们之间的中线在晶体结构上是镜像对称的；在衬底上形成的隔离层，隔离层露出各纳米线；以及在隔离层上形成的与纳米线相交的栅堆叠，其中栅堆叠包括至少部分环绕各纳米线外周的栅介质层以及栅导体层。

根据本公开的再一方面，提供了一种制造半导体器件的方法，包括：在衬底上形成鳍状结构；在形成有鳍状结构的衬底上形成支撑层，并将该支撑层构图为从衬底表面延伸至鳍状结构的表面并因此将鳍状结构与衬底在物理上连接的支撑部；去除鳍状结构的一部分，以形成与衬底隔开的至少一条纳米线；以及以各纳米线为种子层，分别生长半导体层。

根据本公开的又一方面，提供了一种制造半导体器件的方法，包括：在衬底上形成鳍状结构；在形成有鳍状结构的衬底上形成支撑层，并将该支撑层构图为从衬底表面延伸至鳍状结构的表面并因此将鳍状结构与衬底在物理上连接的支撑部；去除鳍状结构的一部分，以形成与衬底隔开的至少一条纳米线；以各纳米线为种子层，分别生长半导体层；在最靠近衬底的半导体层与衬底之间以及在各半导体层之间，形成掩模层；以纳米线和掩模层为掩模，选择性刻蚀各半导体层，使得半导体层留于纳米线与掩模层之间；以及选择性去除纳米线和掩模层。

根据本公开的实施例，可以利用相对于衬底悬置的纳米线作为种子层，来生长半导体层，半导体层可以具有高迁移率。这种悬置种子层可以使纳米线和半导体层中的应力弛豫，从而有助于抑制纳米线或半导体层中的缺陷。

附图说明

通过以下参照附图对本公开实施例的描述，本公开的上述以及其他目的、特征和优点将更为清楚，在附图中：

图1-15是示意性示出了根据本公开实施例的制造半导体器件流程的示意图；

图16-17是示意性示出了根据本公开另一实施例的制造半导体器件流程中部分阶段的示意图；

图18-19是示意性示出了根据本公开另一实施例的制造半导体器件流程中部分阶段的示意图；

图20-24是示意性示出了根据本公开另一实施例的制造半导体器件流程中部分阶段的示意图。

具体实施方式