[发明专利]降低馈通电压的GOA电路

权利要求书

1.一种降低馈通电压的GOA电路，其特征在于，包括级联的多个GOA单元，每一级GOA单元均包括：正反向扫描控制单元(100)、上拉输出单元(200)、第一节点下拉单元(300)、下拉输出单元(400)、及第三薄膜晶体管(T3)；

设n为正整数，除第一级与最后一级GOA单元以外，在第n级GOA单元中：

所述正反向扫描控制单元(100)包括：第一薄膜晶体管(T1)，所述第一薄膜晶体管(T1)的栅极电性连接于正向扫描控制信号(U2D)，源极电性连接于上一级第n-1级GOA单元的输出端(G(n-1))，漏极电性连接于第三薄膜晶体管(T3)的源极；以及第二薄膜晶体管(T2)，所述第二薄膜晶体管(T2)的栅极电性连接于反向扫描控制信号(D2U)，源极电性连接于下一级第n+1级GOA单元的输出端(G(n+1))，漏极电性连接于第三薄膜晶体管(T3)的源极；

所述第三薄膜晶体管(T3)的栅极电性连接于第M条时钟信号(CK(M))，源极电性连接于第一薄膜晶体管(T1)的漏极与第二薄膜晶体管(T2)的漏极，漏极电性连接于第四薄膜晶体管(T4)的栅极；

所述上拉输出单元(200)包括：第九薄膜晶体管(T9)，所述第九薄膜晶体管(T9)的栅极电性连接于第一节点(Q(n))，源极电性连接于第M+1条时钟信号(CK(M+1))，漏极电性连接于输出端(G(n))；以及第一电容(C1)，所述第一电容(C1)的一端电性连接于第一节点(Q(n))，另一端电性连接于输出端(G(n))；

所述下拉输出单元(400)包括：第四薄膜晶体管(T4)，所述第四薄膜晶体管(T4)的栅极电性连接于第三薄膜晶体管(T3)的漏极，漏极电性连接于第二节点(P(n))，源极电性连接于第M条时钟信号(CK(M))；第五薄膜晶体管(T5)，所述第五薄膜晶体管(T5)的栅极电性连接于第M条时钟信号(CK(M))，漏极电性连接于第二节点(P(n))，源极电性连接于恒压高电位(VGH)；第十薄膜晶体管(T10)，所述第十薄膜晶体管(T10)的栅极电性连接于第二节点(P(n))，漏极电性连接于输出端(G(n))，源极电性连接于恒压低电位(VGL)；第十一薄膜晶体管(T11)，所述第十一薄膜晶体管(T11)的栅极电性连接于输出控制信号(CKF)，漏极电性连接于输出端(G(n))，源极电性连接于第一电阻(R1)的一端；第一电阻(R1)，所述第一电阻(R1)的另一端电性连接于恒压低电位(VGL)；以及第二电容(C2)，所述第二电容(C2)的一端电性连接于第二节点(P(n))，另一端电性连接于恒压低电位(VGL)；

所述第一节点下拉单元(300)包括：第六薄膜晶体管(T6)，所述第六薄膜晶体管(T6)的栅极电性连接于第二节点(P(n))，源极电性连接于第七薄膜晶体管(T7)的漏极，漏极电性连接于恒压低电位(VGL)；第七薄膜晶体管(T7)，所述第七薄膜晶体管(T7)的栅极电性连接于第M+1条时钟信号(CK(M+1))，源极电性连接于第三薄膜晶体管(T3)的漏极，漏极电性连接于第六薄膜晶体管(T6)的源极；以及第八薄膜晶体管(T8)，所述第八薄膜晶体管(T8)的栅极电性连接于恒压高电位(VGH)，源极电性连接于第三薄膜晶体管(T3)的漏极，漏极电性连接于第一节点(Q(n))；

所述输出控制信号(CKF)为脉冲信号，其周期是时钟信号周期的1/2；

所述输出端(G(n))输出的信号波形具有两个下降沿。

2.如权利要求1所述的降低馈通电压的GOA电路，其特征在于，在第一级GOA单元中，所述第一薄膜晶体管(T1)的源极电性连接于电路起始信号(STV)。

3.如权利要求1所述的降低馈通电压的GOA电路，其特征在于，在最后一级GOA单元中，所述第二薄膜晶体管(T2)的源极电性连接于电路起始信号(STV)。

4.如权利要求1所述的降低馈通电压的GOA电路，其特征在于，当正向扫描控制信号(U2D)提供高电位，反向扫描控制信号(D2U)提供低电位时，所述GOA电路进行正向扫描；当正向扫描控制信号(U2D)提供低电位，反向扫描控制信号(D2U)提供高电位时，所述GOA电路进行反向扫描。