[发明专利]升压电路

说明书

技术领域

本发明涉及一种升压电路，尤指一种可提高电路效率的升压电路。

背景技术

在电子装置中，通过直流对直流电压转换的电路，可以达到电压位准的调节，其中当输出电压比输入电压高时，则称之为升压电路。随着电路技术的演进，升压电路已演变出不同的变化，以适用于不同的目的或架构。

举例来说，请参考图1，图1为公知一升压电路10的示意图。升压电路10包含有一输入端100、一电感110、一晶体管112、一二极管120、一输出端130以及一输出单元140。输出单元140包含有一输出电容142以及输出电阻144、146。其中，晶体管112的导通或截止状态受控于驱动信号SC。当升压电路10处于充电过程时，晶体管112被导通，使得输入电压源Vin、电感110以及晶体管112形成导通路径，此时输入电压源Vin对电感110充电，使得电感110储存能量。当升压电路10处于放电的过程时，晶体管112不导通而形成断路，此时电感110、输出单元140的输出电容142形成放电路径，使得电感110将所储存的能量传递至输出电容142以产生输出电压Vout。输出电压Vout高于输入电压源Vin的电压，以达到升压的目的。

简单来说，升压电路10根据晶体管112的导通与否，使得电感110在充电过程时累积能量，并在放电时输出一高于输入电压源Vin的输出电压Vout。但是，在升压电路10的操作期间，常会因为大电流通过晶体管112而造成异常发热或损坏，进而导致升压电路10无法运作。

此外，请参考图2，图2为公知一升压电路20的示意图。如图2所示。升压电路20包含有一输入端200、一电感210、一二极管220、一输出端230、输出单元240以及晶体管212、214。输出单元240包含有一输出电容242、输出电阻244、246。其中，晶体管212、214的导通或截止状态受控于驱动信号SC；与升压电路10不同的地方在于，并联的晶体管212与晶体管214将输入的电流分流，使得晶体管212或晶体管214不会因为电流过大而造成异常发热或损坏，进而影响升压电路20的运作。然而，因为晶体管212、214在并联时为同步工作，因此，在相同的充电次数情况下，升压电路20的晶体管212、214导通的开关次数总和会比升压电路10的晶体管112导通的开关次数多出一倍，而降低升压电路开关的效率。

因此，如何在升压电路的公知技术所存在的缺点中，降低晶体管开关次数总和并且亦能提供具有保护电路的优点，便成为了业界的努力目标之一。

从而，需要提供一种升压电路来满足上述需求。

发明内容

因此，本发明的主要目的在于提供一种降低开关次数总和且保护电路的升压电路。

本发明公开一种升压电路，该升压电路包括：一储电组件，该储电组件耦接于一输入电压源；多个开关单元，其中每一开关单元导通时，该输入电压源、该储电组件与该每一开关单元形成一导通路径，使得该输入电压源对该储电组件充电；以及一控制单元，该控制单元用来根据一驱动信号，依序导通该多个开关单元。

本发明可避免因大电流导致的发热或损坏，并且利用延迟时间处理，降低单一晶体管的开关次数，以提高升压电路的效率。

附图说明

图1及图2分别为公知一升压电路的示意图。

图3为本发明的一升压电路的实施例示意图。

图4为图3中驱动信号的波形时序图。

图5A为本发明实施例的升压电路的一变化实施例示意图。

图5B至图5D分别为图5A中的升压电路在不同周期阶段的运作示意图。

图6为本发明实施例的升压电路的另一变化实施例示意图。

主要组件符号说明：

10、20、30、50、60升压电路

100、200、300、500、600 输入端

110、210、510、610电感

112、212、214、512、514、516、612、614、616 晶体管

120、220、320、520、620 二极管

130、230、330、530、630 输出端

140、240、340、540、640 输出单元

142、242、542、642输出电容

144、146、244、246、544、546、644、646输出电阻

310 储电组件

312、314、316 开关单元