[发明专利]基于FPGA的加速卡及其加速方法

权利要求书

1.一种基于FPGA的加速卡的加速方法，其特征在于，包括如下过程：

在FPGA内部构建：PCI-E总线接口模块、多个DMA、DMA重置模块、多个用户可重构加速模块、LVDS-光纤模块、交叉总线模块以及DDR3控制模块；

其中：

所述PCI-E总线接口模块用于支持FPGA内部的DMA对内存控制器的读写访问以及用于支持字节不对齐；

所述DMA用于完成DMA运行管理以及数据流流向控制；

所述DMA重置模块用于完成对用户可重构加速模块内部比特流的重置与更改，动态实时更新用户可重构加速模块的加速算法；

所述用户可重构加速模块用于加载不同的加速算法比特流，完成加速任务；

所述LVDS-光纤模块用于提供LVDS和光纤之间的连接，形成LVDS-光纤，完成多个加速卡之间的互联；

所述交叉总线模块用于提供各个用户可重构算法模块之间的全交互联接和/或各个用户可重构算法模块与LVDS-光纤之间的全交互联接；

所述DDR3控制模块用于完成DMA对DDR3的读写控制。

2.根据权利要求1所述的基于FPGA的加速卡的加速方法，其特征在于，所述PCI-E总线接口模块包括PCI-E总线和PCI-E多通道DMA接口，所述PCI-E总线接口模块的外部通过PCI-E总线连接PC，PCI-E总线接口模块的内部使用PCI-E多通道DMA接口与多个DMA相连。

3.根据权利要求1所述的基于FPGA的加速卡的加速方法，其特征在于，多个DMA分别连接PCI-E总线接口模块和DDR3控制模块，同时与多个用户可重构模块一一对应连接。

4.根据权利要求1所述的基于FPGA的加速卡的加速方法，其特征在于，所述DMA重置模块与PCI-E总线接口模块相连接。

5.根据权利要求1所述的基于FPGA的加速卡的加速方法，其特征在于，多个用户可重构加速模块与多个DMA之间一一对应连接，同时连接交叉总线模块。

6.根据权利要求1所述的基于FPGA的加速卡的加速方法，其特征在于，所述DDR3控制模块的外部连接DDR3，DDR3控制模块的内部连接多个DMA。

7.根据权利要求1所述的基于FPGA的加速卡的加速方法，其特征在于，FPGA内部构建采用Verilog硬件描述语言实现；通过ISE编译生成二进制比特流文件，将比特流文件固化到固件存储器，硬件上电后FPGA通过固件存储器完成比特流的加载。

8.根据权利要求1所述的基于FPGA的加速卡的加速方法，其特征在于，所述数据流流向为如下任一项：

-PCI-E总线接口模块->外存MEM；

-PCI-E总线接口模块->用户加速重构算法模块；

-外存MEM->用户加速重构算法模块；

-外存MEM->PCI-E总线接口模块；

-用户加速重构算法模块->外存MEM；

-用户加速重构算法模块->PCI-E总线接口模块。