[发明专利]基于Flip-chip连接的集成电路封装结构及封装工艺

说明书

技术领域

本发明属于集成电路封装技术领域，具体涉及一种基于Flip-chip连接的集成电 路封装结构及封装工艺。

背景技术

集成电路扁平无引脚封装（QFN/DFN），在近几年随着通讯设备(如基站、交换机)、 智能手机、便携式设备(如平板电脑)、可穿戴设备(如智能手表、智能眼镜、智能手环等)的 普及而迅速发展，特别适用于有高频、高带宽、低噪声、高导热、小体积、高速度等电性需求 的大规模集成电路的封装。集成电路扁平无引脚封装(QFN/DFN)有效地利用了引线脚的封 装空间，从而大幅度地提高了封装效率。该封装由于引线短小、塑封体尺寸小、封装体薄，可 以使CPU体积缩小30%-50%，同时具有良好的散热性能。传统的集成电路扁平无引脚封装封 装（QFN/DFN）主要存在以下不足：一是设计及制作周期长，成本比较高；二是凸点的排布以 及I/O的密集程度受到框架设计及框架制造工艺的限制；三是框架在腐蚀变薄后，在模具 内有滑动的风险，封装可靠性得不到保障；四是传统的QFN/DFN产品厚度仍然比较大，无法 满足当前的便携式设备对小体积、高密度封装的需求。传统的基于Flip-chip的QFN/DFN工 艺流程为：框架镀银→晶圆减薄→划片→做金属凸点→倒装上芯→塑封→腐蚀框架→电镀 →切割→包装。

发明内容

本发明提供了一种基于Flip-chip连接的免贴膜、免电镀的封装件及其制作工艺， 同时降低了塑封料压力，增加了塑封料与金属框架的接合面积，封装可靠性大幅提升的基 于Flip-chip连接的集成电路封装结构及封装工艺。

一种基于Flip-chip连接的集成电路封装结构，其特征是：包括有芯片、设于芯片 上的金属凸点、镀镍钯金层和倒角镀银层、塑封体；所述倒角镀银层为相互独立的镀银层 段，所述芯片上设有金属凸点，金属凸点、芯片、镀镍钯金层和倒角镀银层塑封于塑封体中， 金属凸点、芯片、倒角镀银层和镀镍钯金层构成了电路的电源和信号通道。

一种基于Flip-chip连接的集成电路封装工艺，其特征是：包括有如下步骤：

a.在引线框的框架上镀镍钯金；

b.生长倒角镀银层；

c.对芯片进行晶圆减薄；

d.划片；

e.在引线框架上制作金属凸点；

f.采用倒装方式安装芯片于引线框上；

g.对上述结构进行塑封；

h腐蚀引线框的框架。

在上述工序完毕后，再对对塑封完毕的产品进行切割并进行包装。

更进一步的，b步骤中倒角镀银层是通过化学腐蚀法，使镀镍钯金层之上的镀银层 形成倒角凹槽。