[发明专利]一种计时方法及装置

说明书

本发明提供了一种计时方法及装置，所述方法包括：对基本时钟进行格雷码计数，得到格雷码计数输出；分别对格雷码计数输出中的最低位输出进行移相得到m路子时钟，其中，各路子时钟与所述最低位输出的相位差满足：且180°能被α整除，n为满足0＜n＜(180°/α)的整数；若90°能α被整除，m＝180/α‑2，若90°不能被α整除，m＝180/α‑1；当预定事件发生时，根据格雷码计数输出的输出值、m路子时钟的输出、基本时钟的周期和α，获得对所述预定事件的计时结果。可见，本发明减少了计数单元的个数，同时m路子时钟的输出与格雷码计数输出不会出现同时跳变的情况，提高了计时准确性。

技术领域

本发明涉及电子技术领域，尤其是涉及一种计时方法及装置。

背景技术

在很多电子系统中，需要对预定事件进行计时，得到的计时结果可能会影响系统的输出。例如在PET(Positron Emission Computed Tomography，正电子发射型计算机断层显像)系统中，需要对两个光子到达探测器的时间进行计时，根据计时结果确定是否属于符合事件，从而根据符合事件生成最终的PET图像。

请参阅图1，一种常用的计时过程包括：时钟输入单元输出基本时钟，由多个子时钟单元分别对基本时钟进行移相，得到多个子时钟，相邻子时钟的相位差相同，每个计数单元分别对应一个子时钟单元和一个锁存单元，每个计数单元分别对其对应的子时钟单元输出的子时钟进行计数，当预定事件发生时，每个锁存单元分别对其对应的计数单元的计数结果进行锁存，求和单元对所有锁存单元锁存的计数结果进行求和，根据求和结果以及相邻子时钟的相位差得到对预定事件的计时结果。

显然在上述计时方式中，由于每个子时钟单元都对应一个计数单元，例如当存在20个子时钟单元时，就需要至少20个计数单元，造成了计数单元的个数较多，从而导致硬件资源的浪费。并且，由于计数单元采用的是二进制计数，因此会出现计数结果的多路输出同时跳变的情况，导致锁存的计数结果不准确，从而影响计时的准确性。

发明内容

本发明解决的技术问题在于提供一种计时方法及装置，用于减少计数单元的个数并且减少多路输出同时跳变的情况，从而减少硬件资源的浪费以及提高计时准确性。

为此，本发明解决技术问题的技术方案是：

本发明提供了一种计时方法，所述方法包括：

对基本时钟进行格雷码计数，得到格雷码计数输出；

分别对所述格雷码计数输出中的最低位输出进行移相，得到m路子时钟，其中，所述m路子时钟中各路子时钟与所述最低位输出的相位差满足：且180°能被α整除，n为满足0＜n＜(180°/α)的整数；若 90°能α被整除，m＝180/α-2，若90°不能被α整除，m＝180/α-1；

当预定事件发生时，根据所述格雷码计数输出的输出值、所述m路子时钟的输出、所述基本时钟的周期和所述α，获得对所述预定事件的计时结果。

可选的，所述计时结果为(B×90°/α+X)×Δt；

其中，B为所述格雷码计数输出的输出值，X为子时钟计数值，若B被4 除得到的余数为0，X为SP中高电平的个数，SP为所述m路子时钟的输出，若B被4除得到的余数为1，X为SP中高电平的个数与i的差值，若B被4 除得到的余数为2，X为2×i的积与SP中高电平的个数的差值，若B被4除得到的余数为3，X为i与SP中高电平的个数的差值，i为大于或等于90°/α-1 的最小整数，Δt＝t₀×α/90°，t₀为所述基本时钟的周期。

可选的，所述获得对所述预定事件的计时结果，包括：

获得所述格雷码计数输出的输出值被4除的余数；