[发明专利]时钟分配装置和时钟分配方法

说明书

本发明要求申请日为2014年12月10日，专利号为62/089,990的美国临时 申请的优先权，该美国临时申请的全部内容均包含在本发明中。

【技术领域】

本发明涉及电子技术领域，尤其涉及时钟分配装置和时钟分配方法。

【背景技术】

为了正确地存取(access)和使用(use)半导体设备，有必要将多个时钟信 号在大约相同的时间分配给所述半导体设备中的并串行(parallelsequential elements)元件。作为举例，所述并串行元件可包括寄存器(register)、触发器 (flip-flop)、锁存器(latch)以及存储器。如果时钟信号在不同时间到达这些并 串行元件，将会出现时钟偏移(clockskew)。相应的，所述时钟偏移将导致各 种问题，例如，建立及保持错误，通过所述半导体设备传输的数据的完整性也 可能被影响，所述半导体设备的性能也可能恶化。因此，需要一种有效的时钟 分配装置和有效的时钟分配方法来减少时钟偏移和阻止性能恶化。

【发明内容】

本发明提供交时钟分配装置和时钟分配方法。

本发明提供的一种时钟分配装置，包括：输入端，用于接收时钟信号；

时钟网格，，用于将所述输入端接收的时钟信号分为多个时钟信号，并将所 述分为的多个时钟信号均匀地分配给多个时钟门；以及多个时钟门，耦接至所 述时钟网格，用于将从所述时钟网格接收的时钟信号传输给多个寄存器。

本发明提供的另一种时钟分配装置，输入端，用于接收所述时钟信号；至 少一个网格驱动器，耦接至所述输入端，用于将所述输入端接收的所述时钟信 号传输给时钟网格；时钟网格，由所述网格驱动器所驱动，用于将所述接收的 时钟信号分为多个时钟信号，并将所述分为的多个时钟信号均匀地分配给所述 多个寄存器。

本发明提供的一种时钟分配方法，包括：接收第一时钟信号；将所述第一 时钟信号分为多个第二时钟信号，并将所述多个第二时钟信号均匀地分配给多 个时钟门；通过所述多个时钟门将所述多个第二时钟信号传输给多个寄存器。

本发明提供的一种时钟分配方法，包括：通过设置至少一个网格驱动器来 传输来自输入端的第一时钟信号；设置时钟网格来将所述至少一个王国驱动器 传输来的所述第一时钟信号分为多个第二时钟信号，并将所述多个第二时钟信 号均匀地分配给多个寄存器。

本发明所提供的时钟分配装置及方法通过时钟网格均匀地将多个时钟信号 分配给多个寄存器，由此可减少所述多个时钟信号到达所述多个寄存器的时钟 偏移。

【附图说明】

图1为本发明的时钟分配(clock-distribution)装置10的一个实施例的示意 图。

图2为本发明的时钟分配装置10的另一个实施例的示意图。

图3为本发明的时钟分配装置10的另一个实施例的示意图。

图4为本发明的时钟分配装置10、时钟产生装置30以及寄存器20的一个 实施例的示意图。

图5A-5D为本发明的时钟分配装置10的一个实施例的布局示意图。

图6为本发明的时钟分配方法的一个实施例的流程图。

【具体实施方式】

在说明书及权利要求当中使用了某些词汇来指称特定的组件。本领域技术 人员应可理解，硬件制造商可能会用不同的名词来称呼同一个组件。本说明书 及权利要求并不以名称的差异来作为区分组件的方式，而是以组件在功能上的 差异来作为区分的准则。在通篇说明书及权利要求当中所提及的“包含”及“包括” 为一开放式的用语，故应解释成“包含但不限定于”。“大体上”是指在可接受的误 差范围内，本领域技术人员能够在一定误差范围内解决所述技术问题，基本达 到所述技术效果。此外，“耦接”一词在此包含任何直接及间接的电性连接手段。 因此，若文中描述一第一装置耦接于一第二装置，则代表该第一装置可直接电 性连接于该第二装置，或通过其它装置或连接手段间接地电性连接至该第二装 置。以下所述为实施本发明的较佳方式，目的在于说明本发明的精神而非用以 限定本发明的保护范围，本发明的保护范围当视后附的权利要求所界定者为准。

接下面的描述为本发明预期的最优实施例。这些描述用于阐述本发明的大 致原则而不应用于限制本发明。本发明的保护范围应在参考本发明的权利要求 的基础上进行认定。