[发明专利]基于FPGA的BCH编解码装置及其编解码方法

说明书

本发明公开了一种基于FPGA的BCH编解码方法，思路为：通过接收模块接收信号数据，并将所述信号数据发送至BCH编码模块，BCH编码模块对所述信号数据进行分段编码，得到所述信号数据对应的r个比特校验位，然后将所述信号数据和所述比特校验位分别存储到存储模块中；从存储模块中获取所述信号数据和所述校验位后进行BCH解码，得到码字多项式R(x)，并据此得到码字多项式R(x)的Q个伴随式，进而得到所述信号数据在存储过程中产生错误的错误位置多项式；根据所述信号数据在存储过程中产生错误的错误位置多项式，以及钱搜索遍历算法求解所述错误位置多项式的根，并据此纠正所述信号数据在存储过程的错误数据位，得到存储在存储模块中的正确信号数据。

技术领域

本发明属于存储系统数据的错误检查和纠正(ECC)校验技术领域，具体涉及一种基于FPGA的BCH编解码装置及其编解码方法，即基于一种现场可编程逻辑门阵列(FPGA)的线性循环码编解码装置及其编解码方法，适用于数据信号在存储系统中的可靠存储。

背景技术

随着NAND闪存存储器的制造工艺和存储单元架构的发展，使得NAND闪存存储器的NAND FLASH存储介质产生误码的概率大大增加，这是由于FLASH存储芯片会发生“位交换”现象，NAND FLASH存储介质发生“位交换”主要原因是漂移效应，即：NAND FLASH存储介质中的电压逐渐发生变化，导致存储在NAND FLASH存储介质中的数据发生逻辑上的交换，芯片制造工艺以及架构的发展使得一个存储单元能够存储更多的数据位，电压微小的变化都有可能引起存储数据逻辑上的改变，使得漂移效应引起的位交换就更容易发生，也就要求具有纠错能力更好的存储器。

目前纠错码的数据编码位数少，串行编码效率低，纠错位数少，而且早期的汉明码已经无法满足NAND FLASH存储介质对纠错能力的要求，其特殊的物理结构决定了NANDFLASH(闪存)存储介质容易发生随机性错误。

因此，本发明人发现，相对于其他编码，BCH码是一种可以纠正多个随机性错误的有限域中的线性分组码，能够适用于作为NAND FLASH存储介质中的纠错编码。

发明内容

针对以上存在问题，本发明的目的在于提出一种基于FPGA的BCH编解码装置及其编解码方法，该编解码装置及其编解码方法采用8位并行设计编码与解码，不仅能够提高编解码速度，而且采用并行设计能够降低计算复杂度，提高编解码效率。

为达到上述技术目的，本发明采用如下技术方案予以实现。

技术方案1：

一种基于FPGA的BCH编解码装置，搭建于FPGA芯片上，包括：接收模块、BCH编码模块、存储模块和BCH解码模块；所述接收模块的输出端连接所述BCH编码模块的输入端，所述BCH编码模块的输出端连接所述存储模块的输入端，所述存储模块的输出端连接所述BCH解码模块的输入端；

所述接收模块接收信号数据，并将信号数据发送至BCH编码模块，BCH编码模块对所述信号数据进行编码，并将编码后的信号数据发送存储模块进行存储，BCH解码模块获取存储在存储模块中的编码后的信号数据，然后对所述编码后的信号数据进行解码处理，得到解码后的编码信号数据。

技术方案2：

一种基于FPGA的BCH编解码方法，基于搭建于FPGA芯片上的接收模块、BCH编码模块、存储模块和BCH解码模块，所述基于FPGA的BCH编解码方法，包括以下步骤：

步骤1，通过接收模块接收信号数据，并将所述信号数据发送至BCH编码模块，BCH编码模块对所述信号数据进行分段编码，得到所述信号数据对应的r个比特校验位，然后将所述信号数据和所述r个比特校验位分别存储到存储模块中；其中，r表示自然数；