[发明专利]UART的数据处理控制方法及控制装置

说明书

技术领域

本发明涉及一种家用电器技术领域，尤其涉及一种UART(UniversalAsynchronous Receiver/Transmitter，通用异步收发传输器)的数据处理控制方法及控制装置。

背景技术

相关技术中，Uart的数据处理方法为：Uart一次read到的数据直接给到数据处理，其 中，如果通过queue的方式进行发送，则在动态malloc出的内存之后，在接收queue的地 方对分配的内存释放。

然而，首先如果一次收到多帧数据，则可能会漏掉对第二帧数据的处理，或者把两帧 数据当成一帧而做出错误的控制；其次内存的malloc和free太过频繁，从而容易造成内存 碎片，并且没有遵守谁分配谁释放的原则，有内存泄露的风险，有待改进。

发明内容

本发明旨在至少在一定程度上解决相关技术中的技术问题之一。

为此，本发明的一个目的在于提出一种UART的数据处理控制方法，该控制方法可以 提高了UART的数据处理性能，简单便捷。

本发明的另一个目的在于提出一种UART的数据处理控制装置。

为达到上述目的，根据本发明第一方面实施例提出了一种UART的数据处理控制方法， 包括以下步骤：获取待发送数据帧，并将所述待发送数据帧存储至循环缓存；读取所述循 环缓存中第i帧待发送数据的包头，并获取所述包头中的数据长度信息，其中，i为正整数； 根据所述数据长度信息将所述第i帧待发送数据从所述循环缓存中转移至收发缓存；以及 发送队列将所述收发缓存的地址和所述数据长度信息发送至逻辑控制器，以使所述逻辑控 制器根据所述收发缓存的地址和所述数据长度信息获取所述第i帧待发送数据并发送。

本发明实施例的UART的数据处理控制方法，通过将待发送数据帧存储至循环缓存， 从而根据包头中的数据长度信息将待发送数据从循环缓存中转移至收发缓存，其次发送队 列将收发缓存的地址和数据长度信息发送至逻辑控制器，实现数据的发送，保证数据不被 篡改，更好地保证数据发送的完整性，并且无需考虑内存分配释放的问题，不用担心溢出 和内存碎片，提高了UART的数据处理性能，简单便捷。

为达到上述目的，根据本发明第二方面实施例提出了一种UART的数据处理控制装置， 包括：获取模块，用于获取待发送数据帧，并将所述待发送数据帧存储至循环缓存；读取 模块，用于读取所述循环缓存中第i帧待发送数据的包头，并获取所述包头中的数据长度 信息，其中，i为正整数；转移模块，用于根据所述数据长度信息将所述第i帧待发送数据 从所述循环缓存中转移至收发缓存；以及发送模块，用于发送队列将所述收发缓存的地址 和所述数据长度信息发送至逻辑控制器，以使所述逻辑控制器根据所述收发缓存的地址和 所述数据长度信息获取所述第i帧待发送数据并发送。

本发明实施例的UART的数据处理控制装置，通过将待发送数据帧存储至循环缓存， 从而根据包头中的数据长度信息将待发送数据从循环缓存中转移至收发缓存，其次发送队 列将收发缓存的地址和数据长度信息发送至逻辑控制器，实现数据的发送，保证数据不被 篡改，更好地保证数据发送的完整性，并且无需考虑内存分配释放的问题，不用担心溢出 和内存碎片，提高了UART的数据处理性能，简单便捷。

附图说明

图1为根据本发明实施例的UART的数据处理控制方法的流程图；

图2为根据本发明UART的数据处理控制装置实施例的结构示意图；

图3为根据本发明一个具体实施例的UART的数据处理控制装置的结构示意图。

具体实施方式

下面详细描述本发明的实施例，所述实施例的示例在附图中示出，其中自始至终相同 或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描 述的实施例是示例性的，旨在用于解释本发明，而不能理解为对本发明的限制。

下面参照附图描述本发明实施例的UART的数据处理控制方法及控制装置。

图1为根据本发明一个实施例的UART的数据处理控制方法的流程图。

如图1所示，UART的数据处理控制方法可以包括以下步骤：

S101，获取待发送数据帧，并将待发送数据帧存储至循环缓存。