[发明专利]同步整流电路、无线充电系统以及同步整流方法

权利要求书

1.一种同步整流电路，其特征在于，所述的同步整流电路包括：

过零比较器，用以将从线圈上获取的信号进行处理，以获取过零比较器第一交流输出信号和过零比较器第二交流输出信号；

FPGA模块，用以根据所述的从线圈上获取的信号获取死区保护时间；

MOS管驱动模块，用以根据所述的FPGA模块获取的死区保护时间形成MOS管整流模块的驱动信号；

MOS管整流模块，用以根据所述的驱动信号实现同步整流，并将同步整流后的信号输出至负载；

所述的FPGA模块根据所述的从线圈上获取的信号获取死区保护时间，具体包括以下步骤：

(2.1)所述的FPGA模块检测所述的过零比较器第一交流输出信号以及所述的过零比较器第二输出信号是否存在毛刺；

(2.2)如果检测到所述的过零比较器第一交流输出信号或所述的过零比较器第二交流输出信号存在毛刺，则所述的FPGA模块根据从线圈上获取的信号的频率更新所述的死区保护时间，且进入安全模式后启动安全计数器；然后继续步骤(2.4)；

(2.3)如果检测到所述的过零比较器第一交流输出信号以及所述的过零比较器第二交流输出信号不存在毛刺，则继续步骤(2.7)；

(2.4)所述的FPGA模块判断所述的安全计数器是否计数完成；

(2.5)如果所述的安全计数器计数完成，则所述的FPGA模块检测所述的过零比较器第一交流输出信号以及所述的过零比较器第二交流输出信号是否存在毛刺；

(2.6)如果检测到所述的过零比较器第一交流输出信号或所述的过零比较器第二交流输出信号存在毛刺，则继续步骤(2.2)；

(2.7)如果检测到所述的过零比较器第一交流输出信号以及所述的过零比较器第二交流输出信号不存在毛刺，则所述的FPGA模块获取从线圈上获取的信号的频率；然后继续步骤(2.9)；

(2.8)如果所述的安全计数器计数未完成，则继续步骤(2.4)；

(2.9)所述的FPGA模块根据所述的过零比较器第一交流输出信号以及所述的过零比较器第二交流输出信号的频率更新所述的死区保护时间。

2.根据权利要求1所述的同步整流电路，其特征在于，所述的过零比较器包括两路过零比较器单元，该两路过零比较器单元分别与所述的线圈的第一端和第二端相连接，从而输出过零比较器第一交流输出信号和过零比较器第二交流输出信号，其中每一路过零比较器单元均包括第一电阻(R₁)、第二电阻(R₂)、第三电阻(R₃)、第一电容(C₁)、第二电容(C₂)、第一二极管(D₁)以及比较器，所述的第一电阻(R₁)的第一端、所述的第一电容(C₁)的第一端均与从线圈的相应端上获取的信号相连接，所述的第一电阻(R₁)的第二端、所述的第一电容(C₁)的第二端、所述的第二电阻(R₂)的第一端以及所述的第一二极管(D₁)的第一端相连接，所述的第一二极管(D₁)的第二端接地，所述的第二电阻(R₂)的第二端、所述的第三电阻(R₃)的第一端、所述的第二电容(C₂)的第一端以及所述的比较器的正向输入端相连接，所述的第三电阻(R₃)的第二端接电源(V_dd)，所述的第二电容(C₂)的第二端与所述的比较器的输出端相连接，所述的比较器的反向输入端接一电压Vref，该电压Vref的大小为该比较器正向输入端输入的信号的直流分量，所述的比较器的输出端与所述的FPGA模块相连接。