[发明专利]一种固定周期的DDR3控制方法

说明书

技术领域

本发明涉及一种计算机内存的控制方法，特别是涉及一种固定周 期的DDR3控制方法。

背景技术

传统的DDR3控制器是为了满足报文缓存操作设计的，DDR3控制 器对读写的控制是依据读写命令的顺序以及需要缓存的报文大小来 进行的，并使用FIFO(FirstInputFirstOutput，先入先出)或 者RAM作为缓存，平衡报文的突发等情况；同时DDR3的刷新周期也 是自动强制插入在读写命令中。这样，不同的报文其DDR3读写的时 间是不可控的，时延数值偏大且在一个较大范围内动态变化。这种 DDR3控制器无法实现基于DDR3的固定周期的流水线操作。

基于上述现有技术的缺陷，需要一种固定周期的DDR3控制方法。

发明内容

有鉴于现有技术的上述缺陷，本发明所要解决的技术问题是提供 一种适合基于DDR3实现的统计、流表等流水线操作的方法。

为实现上述目的，本发明提供了一种固定周期的DDR3控制方法， 其将对DDR3的访问周期分为处理周期和刷新周期，每个处理周期和 刷新周期的时长为固定时长，使用循环计数器，对DDR3的访问的命 令、数据信息在固定的时刻发出，在N个处理周期后，插入一个或两 个刷新周期，其中N为正整数。

进一步地，每个处理周期包括一个读操作和一个写操作，读操作 和写操作的数据长度为固定长度。例如，该读操作和写操作的数据长 度可以为1KBits。

进一步地，所述处理周期和所述刷新周期的时长由系统时钟决 定。

本发明的有益效果是：本发明对DDR3读、写的周期是固定的， 时延是固定的，DDR3的刷新周期也是固定的，非常适合基于DDR3实 现的统计、流表等流水线操作。

附图说明

图1是根据本发明一具体实施例的示意图。

具体实施方式

下面结合附图和实施例对本发明作进一步说明：

如图1所示，一种固定周期的DDR3控制方法，使用循环计数器， 对DDR3的访问的命令、数据信息在固定的时刻发出，并且在N个处 理周期后固定插入1～2个刷新周期，N为正整数。本实施例中，将 对DDR3的访问周期分为处理周期和刷新周期，每个处理周期包括一 个读操作和一个写操作，读写数据长度为固定长度，该例子中为1K Bits；在N个处理周期后，插入1个或2个刷新周期，在本例子中插 入2个刷新周期。每个处理周期和刷新周期的时长是固定的，其由系 统时钟决定。在本实施例中为40个系统时钟的周期。基于此种原理 设计的DDR3控制器，其读写周期、时延、刷新时刻等都是固定的， 适合应用于统计、流表等流水线作业。

以上详细描述了本发明的较佳具体实施例。应当理解，本领域的 普通技术人员无需创造性劳动就可以根据本发明的构思作出诸多修 改和变化。因此，凡本技术领域中技术人员依本发明的构思在现有技 术的基础上通过逻辑分析、推理或者有限的实验可以得到的技术方 案，皆应在由权利要求书所确定的保护范围内。