[发明专利]半导体结构的制作方法

权利要求书

1.一种半导体结构的制作方法，其特征在于，包括：

提供绝缘体上硅衬底，所述绝缘体上硅衬底包括PMOS区域和NMOS区域；

在所述PMOS区域上形成第一鳍部，所述第一鳍部顶部被第一硬掩膜块覆盖，侧面暴露；

在所述NMOS区域上形成第二鳍部，所述第二鳍部顶部和侧面都暴露；

采用退火工艺对所述第一鳍部和所述第二鳍部进行退火处理；

形成所述第一鳍部和所述第二鳍部的过程包括：

在所述PMOS区域和所述NMOS区域上形成硬掩膜层；

刻蚀所述硬掩膜层，直至在所述PMOS区域上的剩余所述硬掩膜层保留为第一初始硬掩膜块，在所述NMOS区域上的剩余所述硬掩膜层保留为第二初始硬掩膜块；

刻蚀所述第二初始硬掩膜块，直至剩余所述第二初始硬掩膜块保留为第二硬掩膜块；

沿所述第一初始硬掩膜块刻蚀所述PMOS区域，直至形成所述第一鳍部；

沿所述第二硬掩膜块刻蚀所述NMOS区域，直至形成所述第二鳍部；

同时刻蚀所述第一初始硬掩膜块和所述第二硬掩膜块，直至所述第二硬掩膜块被全部去除，剩余所述第一初始硬掩膜块被保留为所述第一硬掩膜块。

2.如权利要求1所述的半导体结构的制作方法，其特征在于，刻蚀所述第二初始硬掩膜块的过程包括：

形成有机填充层覆盖所述第一初始硬掩膜块和所述第二初始硬掩膜块；

在所述有机填充层上形成光刻胶层，并图案化所述光刻胶层，以去除位于所述NMOS区域上方的所述光刻胶层；

以剩余所述光刻胶层为掩模，刻蚀所述有机填充层和所述第二初始硬掩膜块，直至剩余所述第二初始硬掩膜块保留为所述第二硬掩膜块。

3.如权利要求1所述的半导体结构的制作方法，其特征在于，所述硬掩膜层包括氧化硅层和氮化硅层，所述氧化硅层的厚度范围为1nm～5nm，所述氮化硅的厚度范围为60nm～600nm。

4.如权利要求2所述的半导体结构的制作方法，其特征在于，所述有机填充层的厚度范围为10nm～100nm，所述光刻胶层的厚度范围为40nm～300nm。

5.如权利要求1所述的半导体结构的制作方法，其特征在于，所述第二硬掩膜块的厚度范围为20nm～200nm。

6.如权利要求1所述的半导体结构的制作方法，其特征在于，所述第一硬掩膜块的厚度在20nm以上。

7.如权利要求1所述的半导体结构的制作方法，其特征在于，所述退火工艺采用含氢气的气体环境。

8.如权利要求1所述的半导体结构的制作方法，其特征在于，所述退火处理采用的温度范围为700℃～1000℃，采用的压强范围为400Torr～1000Torr，采用的处理时间范围为100s～600s。

9.如权利要求1所述的半导体结构的制作方法，其特征在于，在所述退火处理后，所述第一鳍部的高度范围为20nm～100nm，所述第一鳍部的高度为两倍所述第二鳍部的高度。