[发明专利]一种基于FIFO和ARINC659总线的双余度计算机周期控制系统及方法

说明书

本发明涉及一种基于FIFO和ARINC659总线的双余度计算机周期控制系统及方法，采用ARINC659总线取代传统同步及通道交叉传输架构，将系统耦合度由松散耦合提高为紧耦合。同时采用FIFO的硬件设计，优化了任务周期的任务时间划分，提高了任务时间确定性，释放了主处理器的工作载荷。解决了现有的机载余度计算机中每一系统周期的各任务执行时间都存在差异的技术问题，本发明是一种具有高可靠、高确定性的双余度机载计算机周期控制系统及方法。

技术领域

本发明属于飞机航空机载电子系统设计领域，涉及解决双余度机载计算机的任务周期的时间确定性及同步工作的紧密耦合度。

背景技术

采用同步运行的机载余度计算机，通道之间的信息交互通过专用通道交叉数据传输链路进行(以下简称CCDL)。系统软件在规定的时间周期内运行，此周期称为系统周期(或帧)，余度计算机的同步分为两级：一级是系统周期同步，另一级为任务同步。系统周期同步指在每一个系统周期开始，所有余度通道使用同步电路进行同步操作，确保每一系统周期开始于同一时间参考点；任务同步是确保各余度通道在同一时刻执行同一任务，任务同步同样使用同步电路进行同步。使用同步电路各余度通道的时间异步度≤50μs，是一种松耦合同步策略。具体执行过程如图1所示。

每个系统周期中完成信号采集与处理、控制律计算与指令输出、监控和余度管理。余度通道资源(总线、模拟量、离散量)通过专用处理器进行管理，通道主处理器同专用处理器通过共享存储(双口RAM)完成信息交互。专用处理器负责总线数据的收发，模拟量离散量的采集输出，在专用处理器中运行子周期任务，系统任务周期是子任务周期的指数级。各余度通道对资源信息的获取通过访问双口RAM进行，各资源信息的获取通过专用处理器的子任务周期采集数据，余度通道的系统任务执行同子任务周期存在异步度，导致每一系统周期中的各任务执行时间都存在差异。进而导致系统周期中各任务执行中的时间不确定性。

发明内容

为了解决现有的机载余度计算机中每一系统周期的各任务执行时间都存在差异的技术问题，本发明提供一种基于FIFO和ARINC659总线的双余度计算机周期控制系统及方法，简化任务周期，增强了周期任务的时间确定性，同时实现了双余度计算机通道间的紧耦合同步工作方式。

本发明的技术解决方案：

一种基于FIFO和ARINC659总线的双余度计算机周期控制系统，其特殊之处在于：包括命令通道、监控通道和故障逻辑处理电路CFL，命令通道与监控通道结构相同，所述命令通道包括CPU、外部接口和多种FIFO，所述外部接口通过对应种类的FIFO与CPU连接，所述命令通道中的CPU和监控通道中的CPU通过ARINC659总线连接。

外部接口包括AIN、DIN、AOUT、DOUT和SYS-BUS，AIN接口与FIFO/REG连接，DIN与FIFO/REG连接，AOUT与FIFO连接，DOUT与FIFO/REG连接，SYS-BUS与FIFO连接。

一种基于FIFO和ARINC659总线的双余度计算机周期控制方法，包括以下步骤：

1)建立总线任务表：根据CPU要执行的周期任务，建立总线任务表；

2)初始化：

ARINC659总线初始化并加载总线任务表；

将外部接口工作模式配置成具备FIFO缓存的工作模式；

3)ARINC659总线根据总线任务表控制命令通道、监控通道中CPU启动后，CPU开始执行周期任务；同时ARINC659总线根据CPU执行的周期任务执行同步或延时指令；

4)CPU准备数据：外部接口将已经采集的数据放入对应的FIFO中，CPU从对应的FIFO中直接读取数据；

5)CPU接收到总线任务表中交叉传输任务，CPU将准备的数据写入ARINC659总线数据存储区；