[发明专利]CAN总线控制器

说明书

本发明公开CAN总线控制器，包括外壳和安装于外壳中的寄存器管理逻辑模块、检测控制模块，检测控制模块上集成有看门狗定时器和时钟校验定时器，其中：看门狗定时器用于，在微处理器对寄存器管理逻辑模块进行读写操作时清零，并根据外部晶振时钟的频率进行计数，以及在计数溢出时产生溢出中断信号；时钟校验定时器，用于对外部晶振时钟的频率进行计数，在外部微处理器对时钟校验定时器进行读取操作时清零，并在计数溢出时，产生溢出中断信号。溢出中断信号用于控制寄存器管理逻辑模块停止对CAN总线的收发，计数还作为实际计数，由外部微处理器将实际计数与预期计数相比较，在二者不一致时控制CAN总线控制器停止对CAN总线的收发。

技术领域

本发明涉及CAN总线控制领域，特别是涉及CAN总线控制器。

背景技术

CAN是Controller Area Network的缩写，是ISO国际标准化的串行通信协议。目前被广泛地应用于工业自动化、船舶、医疗设备、工业设备等方面。CAN总线控制器是用以实现CAN总线协议和与微处理器的接口的电路模块。CAN总线以多主机方式工作，网络上任意一个节点均可以在任意时刻主动向网络上的其他节点发送信息，而不分主从，通信方式灵活。CAN节点的硬件构成主要有CAN总线控制器和收发器，其中CAN总线控制器可分为独立式的CAN总线控制器和集成于CPU/MCU内部的CAN总线控制器。

独立的CAN总线控制器的结构如图1所示：CAN_CHP模块为最顶层模块，完成输入输出端口、LDO(low dropout voltage)、数字顶层模块的例化。

CAN_CHP模块包括四个模块：LDO模块产生给数字逻辑供电的核心电压；CLK_GEN模块产生系统各数字模块的工作模式和测试模式的时钟；CAN_TST模块为测试控制逻辑，支持芯片的量产测试；CAN_TOP模块为芯片核心功能，实现CPU接口和CAN总线通信功能。

而CAN_TOP又包括三个模块：CAN_REG为CPU寄存器管理逻辑模块，实现控制寄存器地址译码，寄存器映射，寄存器值写入读出等逻辑功能；CAN_BTL为位定时(时序)逻辑模块，监视串口的CAN总线和处理与总线有关的位时序；CAN_BSP为位流处理器模块，根据位定时器提供的定时控制及时钟，完成所有总线数据的处理。

独立的CAN总线控制器需在外部晶振时钟和微处理器的配合下工作。若晶振时钟“跑飞”(一般为倍频)，或微处理器故障，将可能影响整条CAN总线瘫痪。

发明内容

本发明实施例的目的是提供CAN总线控制器，以实现对CAN总线控制器自身及外部晶振时钟和微处理器的监控，减少对整条CAN总线的不良影响。

为实现上述目的，本发明提供了如下方案：

一种CAN总线控制器，包括外壳和安装于所述外壳中的寄存器管理逻辑模块，还包括安装于所述外壳中的检测控制模块，所述检测控制模块上集成有看门狗定时器和时钟校验定时器，其中：

所述看门狗定时器的使能输入端用于接收使能信号；所述看门狗定时器的溢出中断输出端与所述寄存器管理逻辑模块的收发使能端相连接；所述看门狗定时器的清零输入端与外部微处理器的输入输出使能端相连接；所述看门狗定时器的计数输入端与外部晶振时钟相连接；

所述看门狗定时器用于，在微处理器对所述寄存器管理逻辑模块进行读写操作时清零，并根据外部晶振时钟的频率进行计数，以及在计数溢出时产生溢出中断信号；所述溢出中断信号用于控制所述寄存器管理逻辑模块停止对CAN总线的收发；

所述时钟校验定时器的使能输入端用于接收时钟校验使能信号；所述时钟校验定时器的计数输入端与所述外部晶振时钟相连接；所述时钟校验定时器的溢出中断输出端与所述寄存器管理逻辑模块的收发使能端相连接；