[发明专利]一种复用的与门或门选择电路

说明书

本发明公开了一种复用的与门或门选择电路，通过晶体管的复用结构，可以在一个电路结构中实现了同输入与门和或门的结构设计。而且将对与门和或门输出结果进行选择的选择电路结构转化为了电路中对晶体管的通断进行选择的选择信号，很大程度上减少了对晶体管的使用，与此同时也简化了电路的结构。

技术领域

本发明涉及一种复用的与门或门选择电路，属于数字集成电路领域。

背景技术

与门、或门是数字集成电路中最常用到的模块，其中一种常用的表现形式为同输入的与门或门不同条件下选择应用的情况，例如选择端选择使能时，输出为两输入的逻辑与；选择端选择未使能时，输出为两输入的逻辑或。常见的实现方式是与门、或门、逻辑选择电路分别实现，这样在运算时，与门与或门都会进行运算，运算结果供逻辑选择电路选择输出，运算过程重复，同时应用的晶体管的个数很多、关键路径的延迟也会特别大。

数字集成电路中会多次出现接口复用的情况，常用到就是通过选择端口，选择控制输入实现不同的逻辑结构。通常情况下若只追求输出结果，会通过接口复用的方法，不同的逻辑结构分别实现，然后通过选择端使能选择不同的输出结果，这样势必就额外的增加了MOS管的数量。由于每次只会选择一种逻辑结果输出，所以另一部分的电路则属于冗余电路，增加电路功耗，同时会增大关键路径的延迟。

发明内容

为解决同输入端口的与门和或门选择应用时，采用晶体管的个数很多，导致关键路径上的延迟极大的问题，本发明提供一种复用的与门或门选择电路。

本发明为解决上述技术问题采用以下技术方案：

本发明提供一种复用的与门或门选择电路，包括选择端电路、MOS管复用的与门或门电路，其中，

所述选择端电路为反相器，其输入端为选择输入端口，输出端为选择输出端口；

所述MOS管复用的与门或门电路包括第一MOS管复用的与门或门电路、第二MOS管复用的与门或门电路，其中，

所述第一MOS管复用的与门或门电路包括第一至第六PMOS晶体管，第一PMOS晶体管和第五PMOS晶体管的栅极分别连接第一输入端口，第四PMOS晶体管的栅极连接第二输入端口；第一PMOS晶体管的漏极连接VCC，源极连接第二PMOS晶体管的漏极；第二PMOS晶体管的栅极连接选择输出端口，源极连接第一输出端口；第四PMOS晶体管的漏极连接VCC，源极分别连接第三PMOS晶体管的漏极、第五PMOS晶体管的漏极；第三PMOS晶体管的栅极连接选择输出端口，源极连接第一输出端口；第五PMOS晶体管的源极连接第一输出端口；第六PMOS晶体管的栅极连接第一输出端口，漏极连接VCC，源极连接第二输出端口；

所述第二MOS管复用的与门或门电路包括第一至第六NMOS晶体管，第一NMOS晶体管和第五NMOS晶体管的栅极分别连接第一输入端口，第四NMOS晶体管的栅极连接第二输入端口；第一NMOS晶体管的漏极连接第二NMOS晶体管的源极，源极接地；第二NMOS晶体管的栅极连接选择输出端口，漏极连接第一输出端口；第四NMOS晶体管的漏极分别连接第三NMOS晶体管的源极、第五NMOS晶体管的源极，源极接地；第三NMOS晶体管栅极连接选择输出端口，漏极连接第一输出端口；第五NMOS晶体管的漏极连接第一输出端口；第六NMOS晶体管的栅极连接第一输出端口，漏极连接第二输出端口，源极接地。

作为本发明的进一步优化方案，所述选择端电路包括第一选择端电路、第二选择端电路，其中，第一选择端电路包括第七PMOS晶体管，第七PMOS晶体管的栅极连接选择输入端口，漏极连接VCC，源极连接选择输出端口；第二选择端电路包括第七NMOS晶体管，第七NMOS晶体管的栅极连接选择输入端口，漏极连接选择输出端口，源极接地。

作为本发明的进一步优化方案，所述第一选择端电路、第二选择端电路为镜像结构。