[发明专利]一种复用两数据输入主从型D触发器

说明书

技术领域

本发明设计了一种复用两数据输入主从型D触发器，主要用于数字电路设计领域。

背景技术

随着CMOS工艺的发展，芯片制造早已进入亚微米水平，目前最先进的工艺甚至已经小于15nm，按照摩尔定律的预测，2015年单颗集成电路上可容纳的晶体管数量将超过26亿。目前数模混合工艺芯片是芯片设计制造领域的主流，一般来说，数字电路的版图能占到芯片整体面积的60%以上。因此，在不影响芯片性能的前提下，减小数字电路的面积将大大降低芯片的制造成本，同时也会有效的减少芯片的功耗。

D触发器是数字系统中重要的时序器件，在时钟分频和数据锁存应用中必不可少，同时由于该器件包含的管子数量众多，因此减少D触发器的数量能有效的减小芯片的面积。

传统的D触发器参见图1。传统D触发器都是单数据输入，只能实现对单通道数据的锁存。主锁存电路由第一PMOS管～第四PMOS管及第一NMOS管～第四NMOS管组成，从锁存器由第五PMOS管～第八PMOS管及第五NMOS管～第八NMOS管组成。为了对输出信号进行整形及增大输出信号的驱动能力，在输出端可以加两组反相器或缓冲器。

传统的D触发器和本发明相比，有两个缺点：其一是传统D触发器为单数据输入结构，如果实现双数据输入，不可避免要使用两组D触发器，如此一来势必会增加MOS管数量，在D触发器大量使用的条件下，多余MOS管造成的芯片面积浪费不可忽视；其二是传统的D触发器采用一个传输门与两个反相器组成锁存电路，该结构的锁存电路在版图实现时会产生比较大的寄生电容，响应速度慢。

发明内容

针对传统D触发器存在的不足，本发明提供一种复用两数据输入主从型D触发器，占用更小的版图面积，且响应速度更快。

本发明是通过以下技术方案来实现的：

一种复用两数据输入主从型D触发器，包括：数据输入选择电路、主锁存电路和从锁存电路。

所述的数据输入选择电路由PMOS管第一PMOS管～第五PMOS管及第一NMOS管～第五NMOS管组成，其中第一PMOS管的栅极接数据选择控制信号，源极接电源，漏极接第三PMOS管的源极；第三PMOS管的栅极接第二数据输入端，漏极接第五PMOS管的源极；第二PMOS管的栅极接第一数据输入端，源极接电源，漏极接第四PMOS管的源极；第四PMOS管的栅极接数据选择控制信号的反相信号，漏极接第五PMOS管的源极；第五PMOS管的栅极接时钟信号，漏极接第五NMOS管的漏极；第五NMOS管的栅极接时钟信号的反相信号，源极接第三NMOS管的漏极；第三NMOS管的栅极接第二数据输入端，源极接第一NMOS管的漏极；第一NMOS管的栅极接数据选择控制信号的反相信号，源极接地；第四NMOS管的栅极接数据选择控制信号，漏极接第三NMOS管的漏极，源极接第二NMOS管的漏极；第二NMOS管的栅极接第一数据输入端，源极接地。

所述的主锁存电路由第六PMOS管～第八PMOS管及第六NMOS管～第八NMOS管组成，其中第六PMOS管的栅极接第八PMOS管的漏极，源极接电源，漏极接第七PMOS管的源极；第七PMOS管的栅极接时钟信号的反相信号，漏极接第五NMOS管的漏极；第七NMOS管的栅极接时钟信号，漏极接第五NMOS管的漏极，源极接第六NMOS管的漏极；第六NMOS管的栅极接第八PMOS管的漏极，源极接地；第八PMOS管的栅极接第五NMOS管的漏极，源极接电源，漏极接第八PMOS管的漏极；第八NMOS管的栅极接第五NMOS管的漏极，漏极接第八PMOS管的漏极，源极接地。

所述的从锁存电路由第十PMOS管～第十二PMOS管及第十NMOS管～第十二NMOS管组成，其中第十一PMOS管的栅极接电路输出端口Q，源极接电源，漏极接第十PMOS管的源极；第十PMOS管的栅极接时钟信号，漏极接电路输出端口QN；第十NMOS管的栅极接时钟反相信号，源极接第十一NMOS管的漏极，漏极接输出端口QN；第十一NMOS管的栅极接输出端口Q，源极接地；第十二PMOS管的栅极接输出端口QN，源极接电源，漏极接输出端口QN；第十二NMOS管的栅极接输出端口QN，源极接地，漏极接输出端口Q。

优选地，所述一种复用两数据输入主从型D触发器还具有第一输入信号处理电路，所述第一输入信号处理电路包括第十三PMOS管和第十三NMOS管，其中第十三PMOS管的栅极接数据选择信号，源极接电源，漏极接数据选择的反相信号；第十三NMOS管的栅极接数据选择信号，源极接地，漏极接数据选择的反相信号。