[发明专利]一种随机数生成器的输出电路及输出方法

权利要求书

1.一种随机数生成器的输出电路，包括：

第一阶段处理电路，所述第一阶段处理电路为一采样电路，所述采样电路对输入的随机数源进行采样处理，将采样处理后的数源输出；

第二阶段处理电路，所述第二阶段处理包括：MSB移位寄存器电路、LSB移位寄存器电路和移位寄存器控制电路；所述采样电路的输出端接入MSB移位寄存器电路和LSB移位寄存器电路的输入端；所述移位寄存器控制电路的输出端连接MSB移位寄存器电路和LSB移位寄存器电路的输入端；

第三阶段处理电路，所述第三阶段处理电路为组合电路，所述组合电路由并行的异或逻辑构成；所述组合电路的输入端接入MSB移位寄存器电路和LSB移位寄存器电路的输出端，将MSB移位寄存器电路和LSB移位寄存器电路的输出的数据通过异或逻辑后输出。

2.根据权利要求1所述的一种随机数生成器的输出电路，其特征在于：所述采样电路由一个异或逻辑电路、两个D触发器和一个缓冲器组成，随机数源输入给异或逻辑的输入端，异或逻辑的输出端连接D触发器的输入端，D触发器的输出端反馈给异或的输入端和连接缓冲器的输入端，缓冲器输出第一阶段采样的随机数。

3.根据权利要求1所述的一种随机数生成器的输出电路，其特征在于：所述移位寄存器控制电路是由加法器组成的控制电路，用于控制MSB移位寄存器电路和LSB移位寄存器电路的输出。

4.根据权利要求1所述的一种随机数生成器的输出电路，其特征在于：第一阶处理电路中的随机数的采样电路、第二阶处理电路中的MSB移位寄存器电路、LSB移位寄存器电路和移位寄存器控制电路里面的时钟信号都有输入时钟提供。

5.一种随机数生成器的输出电路的输出方法，包括：

a)第一次随机数的处理，随机数源进入采样电路，通过采样电路进行异或的逻辑运算，进行第一次随机数的处理并输出；

b)第二次随机数的处理，从采样电路输出的数源输入MSB移位寄存器电路和LSB移位寄存器电路中，由一连接MSB移位寄存器电路和LSB移位寄存器电路的移位寄存器控制电路来控制移位操作；MSB移位寄存器电路和LSB移位寄存器电路将移位寄存器控制后的结果数据输出；

c)第三次随机数的处理，从MSB移位寄存器电路和LSB移位寄存器电路输出的数据进入组合电路中，进行异或逻辑运算，最终输出随机数。

6.根据权利要求5所述的随机数生成器的输出电路的输出方法，其特征在于：所述采样电路由一个异或逻辑电路、两个D触发器和一个缓冲器组成，随机数源输入给异或逻辑的输入端，异或逻辑的输出端连接D触发器的输入端，D触发器的输出端反馈给异或的输入端和连接缓冲器的输入端，缓冲器输出第一阶段采样的随机数。

7.根据权利要求5或6所述的随机数生成器的输出电路的输出方法，其特征在于：第二次随机数的处理，其中，MSB移位寄存器电路由4个D触发器串联组成，取样电路的输出端同时接入4个D触发器的输入端；同样的，所述LSB移位寄存器电路由4个触发器串联组成，取样电路的输出端同时接入4个D触发器的输入端；移位寄存器控制电路的输出端接入MSB移位寄存器其中1个D触发器的输入端，移位寄存器控制电路的输出端同时接入LSB移位寄存器其中1个D触发器的输出端。

8.根据权利要求7所述的随机数生成器的输出电路的输出方法，其特征在于：第三次随机数的处理，其中LSB移位存储器和MSB移位存储器并行输出随机数至组合电路的输入端，组合电路将这2组数据进行异或逻辑运算后输出一组位宽为4的随机数。

9.根据权利要求6所述的随机数生成器的输出电路的输出方法，其特征在于：所述MSB移位寄存器和LSB移位寄存器中的D触发器数量相同。

10.根据权利要求8所述的随机数生成器的输出电路的输出方法，其特征在于：所述组合电路输出的随机数的位宽随LSB移位存储器和MSB移位存储器中D触发器的数量的变化而变化，即LSB移位存储器和MSB移位存储器中D触发器的个数与组合电路输出的位宽相等。