[发明专利]一种图形处理器统一染色器阵列体系结构

权利要求书

1.一种图形处理器统一染色器阵列体系结构，其特征在于：该结构为USA单元，所述USA单元包括若干用于对顶点和像素任务进行统一染色处理的SSC单元；用于对USA单元中存储资源的访问进行译码和仲裁的DAU单元；用于顶点染色过程中存储相关常量的VP单元和用于像素染色过程中存储相关常量的PP单元；所述DAU单元与SSC单元相连，用于SSC和USA外部进行数据的输入输出和控制信号的交互；所述VP单元与DAU单元相连，用于存储SGU配置的常量参数，并为SSC顶点染色提供常量数据；所述PP单元与DAU单元相连，用于存储SGU配置的常量参数，并为SSC像素染色提供常量数据；

所述SSC单元采用单指令多线程技术，使用单条32位标量指令控制多个SPU的执行，包括：若干用于执行染色程序的SPU单元；用于对SSC进行控制和调度的CU单元；用于加速指令存取速度的I$单元；用于加速常量存取的C$单元；用于对内部存储器访问进行译码和仲裁控制的RAC单元；用于对指令进行取指译码的FDU单元；用于在LSRAM单元和RF单元之间进行数据交换的LSU单元和用于在SPU单元间共享数据的SSRAM单元；所述I$单元与FDU单元连接，用于向FDU提供染色指令；所述C$单元与LSU单元连接，用于提供染色过程中使用的常量；所述LSRAM单元、SSRAM单元、C$单元和LSU单元均与RAC单元相连；所述SPU单元与FDU单元、LSU单元、RAC单元相连；

其中，USA单元为统一染色器阵列；SGU为状态参数与图形功能单元；LSRAM单元为局部存储器；RF单元为寄存器文件。

2.根据权利要求1所述的图形处理器统一染色器阵列体系结构，其特征在于：所述SPU单元包括四个用于执行常规运算的SC单元；一个用于执行特殊功能函数的SFU单元；一个用于程序分支处理的BRU单元；五套用于数据存储的RF单元，分别与4个SC单元和1个SFU单元对应；五套用于数据存储的LSRAM单元，分别与4个SC单元和1个SFU单元对应。

3.根据权利要求1或2所述的图形处理器统一染色器阵列体系结构，其特征在于：所述USA单元通过DAU单元与外部用于为USA分配顶点和像素染色任务的JSU单元耦合；所述USA单元通过DAU单元与外部用于将USA的染色结果输出到后续图形流水线的OCU单元耦合；所述USA单元通过DAU单元与外部用于对图形处理器状态和图形功能管理的SGU单元耦合；所述USA单元通过DAU单元与外部用于对图形显示存储进行访问的MMU单元耦合；所述USA单元通过DAU单元与外部用于与主机进行交互的HIU单元耦合；所述USA单元通过DAU单元与外部用于纹素计算的TUA单元耦合。