[发明专利]静电保护电路

权利要求书

1.一种静电保护电路，其特征在于，其包括：

NMOS晶体管，其源极和栅极连接至第一连接端，其漏极连接至第二连接端；

PMOS晶体管，其源极和栅极连接至第二连接端，其衬体端与其源极相连，其漏极与所述NMOS晶体管的衬体端相连。

2.根据权利要求1所述的静电保护电路，其特征在于：

所述NMOS晶体管包括：

衬底；

自衬底的上表面向下延伸而成的衬底接触区，其作为NMOS晶体管的衬体端；

自衬底的上表面向下延伸而成的第一有源区，其作为NMOS晶体管的漏极；

自衬底的上表面向下延伸而成的第二有源区，所述第一有源区与第二有源区相互间隔，第二有源区作为NMOS晶体管的源极；

形成于所述衬底的上表面之上的第一栅极，其中该第一栅极位于第一有源区和第二有源区之间并与第一有源区和第二有源区相邻；

所述PMOS晶体管包括：

形成于所述衬底中的阱区，第二有源区较第一有源区距离所述阱区更近；

自阱区的上表面向下延伸而成的阱接触区，其作为PMOS晶体管的衬体端；

自阱区的上表面向下延伸而成的第三有源区和第四有源区，其中第三有源区有部分位于阱区内，部分位于衬底中，第三有源区与第二有源区相邻且间隔，第四有源区较第三有源区距离第二有源区更远，第三有源区作为PMOS晶体管的漏极，第四有源区为PMOS晶体管的源极；

形成于所述衬底的上表面之上的第二栅极，其中该第二栅极位于第三有源区和第四有源区之间并与第三有源区和第四有源区相邻。

3.根据权利要求2所述的静电保护电路，其特征在于：

衬底、衬底接触区、第三有源区、第四有源区为P型掺杂，

阱区、第一有源区、第二有源区、阱接触区为N型掺杂。

4.根据权利要求2所述的静电保护电路，其特征在于：

第四有源区、第二栅极、阱接触区、第一有源区通过接触孔和金属与第二连接端相连，衬底接触区、第二有源区通过接触孔和金属与第一连接端相连。

5.根据权利要求1所述的静电保护电路，其特征在于：其适合于PMOS晶体管的击穿漏源电压低于NMOS晶体管的击穿漏源电压的工艺。