[发明专利]金属-绝缘层-金属电容的结构及其制造方法

说明书

技术领域

本发明涉及一种电容，特别是涉及一种具有金属-绝缘层-金属(Metal-Insulator-Metal：MIM)电容的半导体元件。

背景技术

近年来，随着半导体集成电路的制作工艺技术的发达，在半导体基板上所制造的元件的最小线宽已逐渐细微化，并且单位面积的集成电路密度也随之变高。然而，由于存储单元集成电路密度的提高，电荷储存用的单元电容可占有空间将变得更小，因此必须开发平均单位面积的静电电容增加的单元电容。

半导体元件的密集度变得愈高时，晶胞尺寸和操作电压就会降低。因而，元件更新时间往往会缩短，而且经常发生软性错误。为了克服这些限制，需要开发一种每个单晶胞具有更高的电容值，以及可降低漏电流的电容。

一般而言，在高度密集之下，使用Si₃N₄当作介电材料的氮化物和氧化物(NO)结构，其所形成的电容并不利于电容性。因欠缺足够的面积以获致所需要的电容。另一例子，利用金属－绝缘－金属(metal-insulator-metal,MIM)型电容结构则可得到足够的电容，此为MIM电容优点之一。

其次，在半导体集成电路中，许多的混合信号电路及高频电路中，常需要使用到高效能及高速度的元件，例如电容或电感。这些元件需具备低串联电阻、低耗损、高Q值及低电容/电阻时间常数等特性。一般而言，在半导体集成电路中所使用的电容，包含金属-绝缘-硅(metal-insulator-silicon,MIS)电容或金属-绝缘-金属(MIM)电容。在MIS电容之中，由于以硅作为下电极，产生的寄生电阻值较高而只适用于低频电路。在MIM电容之中，上、下电极都是以金属作为电极，可降低寄生电阻值而提高元件的共振频率，是高频电路中常使用的元件。另外，在制造高频元件结构时，需能相容于CMOS制作工艺以使制作工艺的整合得以简化。

传统上，MIM电容形成于第一层金属内连线(interconnect)的下方。不幸地，由于会使前段(front-end)与后段(back-end)制作工艺条件发生不匹配而造成制作工艺整合上的困难，近来大多建议将MIM电容设置于多层金属内连线结构中。当线宽尺寸缩小到一定程度时，元件速度不再只取决于栅极信号的延迟，而将由内连线系统的信号延迟所主宰。为了降低内连线系统的信号延迟时间，在导线方面已广泛地以金属铜来取代铝，而另一方面是利用具有低介电值(Low-K，低K)的绝缘材料(k＜3.0)以作为金属导线间的介电绝缘层(IMD)，来取代传统所使用的二氧化硅，以降低电容方面的延迟。亦即，在进行后段铜制作工艺时，MIM电容制作在金属导线间的介电层(inter-metal dielectric,IMD)中。

图1显示现有技术的半导体元件的后段制作工艺线路(back-end of line)结构的截面图。在后段制作工艺线路结构之中，包括第一金属层100、绝缘层101与第二金属层102所组成的金属－绝缘层－金属(MIM)电容结构。其中绝缘层101形成于第一金属层100与第二金属层102之间，而绝缘层101与第二金属层102的线宽约略相同。其中绝缘层101为单一层的介电材料所形成。图案化绝缘层101与第二金属层102通过一蚀刻制作工艺所完成，而由于蚀刻制作工艺的关系，绝缘层101的侧边101a接近底部的部分容易形成一切面(undercut)的情况，因此造成绝缘层101的侧边101a的部分容易发生接面尖峰(spiking)现象而形成漏电流，结果影响了元件的性能。金属导线间介电层104覆盖且封闭了整个MIM电容结构。然后，导孔(via)103a与103b形成于金属导线间介电层104之中，其中导孔103a与103b分别电连接第一金属层100与第二金属层102。金属导线105则形成于金属导线间介电层104之上并且电连接导孔103a与103b。

鉴于上述在现有MIM电容结构中，漏电流在部分情形中产生，甚至在晶体管已关闭时。当漏电流产生时，例如在逻辑电路中等待输出讯号的电压值维持在特定范围内的情形中，输出讯号的值变动且因此可能发生误判。因此，基于传统的MIM电容结构不佳所造成漏电流的情形，本发明提供一新的MIM电容结构以改善此问题。

发明内容

本发明提供一种半导体元件。此半导体元件包含MIM电容，其中该MIM 电容包括第一电极层、第二电极层以及倒T型介电层堆叠结构。其中倒T型介电层堆叠结构形成于第一电极层与第二电极层之间。