[发明专利]使用具有计数状态的有限状态机的实时触发

说明书

公开了检索信号中的式样的装置。该装置可以在诸如高速示波器之类的仪器中实现实时触发。该装置包括符号生成器和有限状态机(FSM)。该符号生成器接收有序的信号值序列，并且将有序的信号值序列转换为有序的符号序列，每个符号具有多个状态。FSM接收有序的符号序列，并且如果有序的符号序列包括正则表达式所指定的、包含关于符号状态中的一个的计数限制的目标序列，则生成匹配信号。FSM包括计数状态，所述计数状态包括对所述符号状态中的一个符号状态的事件进行计数的计数器。

背景技术

测量、记录、处理信号并且显示处理的结果的测量仪器对于本领域而言是已知的。例如，数字示波器测量作为时间函数的信号的幅度，并且将所观测到的信号的一部分显示为作为时间函数的信号幅度的曲线图。现代的数字示波器可以在多个测量通道的每一个中按接近100G采样/秒的速率测量信号。为了以此速率生成数据，通常使用在连续时隙中对信号进行采样的采样保持电路组将信号进行数字化。每个采样保持电路提供高速模数转换器(ADC)，其在分配给该ADC的高速存储器组中存储其输出。

这种数据的仅仅一小部分通常是令人感兴趣的。因此，利用某种形式的“触发”以定义信号中感兴趣区域的开始。当检测到触发时，仪器记录从触发到取决于存储器组的存储容量的某时间点的信号。可以实时地用硬件实现简单触发(例如，检测信号的上升沿)。可以如ADC组可生成采样那样快地消耗采样的触发系统称为实时触发系统。然而，更复杂的触发必须依赖于存储数据序列并且然后使用太慢而无法实时工作的硬件检查该序列。在这些方案中，使用实时触发定义某种初步触发事件。仪器然后记录从触发点到某预定数目的采样的数据。所记录的数据然后经更复杂的触发系统检查，以确定是否出现更复杂的触发。这些次级的触发系统称为后获取触发(PAT)。如果发现复杂触发，则仪器显示以该触发为开始的数据。如果未发现复杂触发式样，则重复处理。在PAT正将所存储的数据进行操作的时间期间，仪器不获取任何新数据，因此，仪器在该时间段内是“盲”的。盲时间通常是总操作时间的一大部分，因此，感兴趣的信号可能会丢失。

在共同审理中的美国专利申请US序列号14/313,884中，公开了使用有限状态机(FSM)实现复杂触发准则的触发系统的方案。在该发明中，数字化的信号值首先转换为相比数字化的信号值具有远远更少状态的符号序列。例如，通过将此信号值与三个范围的值进行比较，12比特ADC生成的值可以缩减为三个符号L、M、H。触发定义为符号序列中满足预定正则表达式的序列。FSM实现的触发系统将所得符号序列进行操作。很多感兴趣的触发可以表示为关于这些符号的式样。由于状态的数目很小，因此对于所得FSM的存储器要求显著地减小。为了实现实时处理速度，使用对在每个字中具有多个符号的字进行操作的FSM，使得每个时钟周期中所消耗的符号的数目匹配ADC生成符号的速率。即使在消耗速率小于实时处理所需的速率的系统中，也可以从与PAT关联的时间减小处理时间，因此，盲时间显著减少。实现在符号重复的时间方面指定触发式样的触发的触发系统提出了显著的挑战。本发明致力于用以实现这种触发的系统。

发明内容

本发明包括一种检索信号中的式样的装置。该装置包括符号生成器和FSM。符号生成器接收有序的信号值序列，并且将有序的信号值序列转换为有序的符号序列，每个符号具有多个状态。FSM接收有序的符号序列，并且如果有序的符号序列包括正则表达式所指定的、包含关于符号状态中的一个的计数限制的目标序列，则生成匹配信号。FSM包括计数状态，其包括对符号状态中的一个的事件进行计数的计数器。

在本发明的一方面中，FSM特征在于输入字和FSM时钟周期。FSM在每个FSM时钟周期期间处理一个输入字，输入字包括多个符号。

在本发明另一方面中，计数限制包括符号状态中的一个的精确数目的事件出现在目标序列中的要求。在本发明又一方面中，计数限制包括大于符号状态中的一个的指定数目的事件出现在目标序列中的要求。在本发明再一方面中，计数限制包括符号状态中的一个的大于第一指定数目的事件并且符号中的一个的小于第二指定数目的事件出现在目标序列中的要求。