[发明专利]一种基于FPGA的数字视频信号同步头极性自适应方法

说明书

本发明揭示了一种基于FPGA的数字视频信号同步头极性自适应方法，涉及数字视频信号解码电路和同步头极性自适应功能模块，将输入的DVI标准视频信号解码成RGB信号以及符合VESA时序标准的使能信号（DE）、行同步（Hsync）和场同步（Vsync）信号；而后通过同步头极性自适应功能模块将任意极性（正极性或负极性）的同步头信号的极性转化成确定的极性，并对符合VESA时序标准的任意分辨率视频信号同步头信号自适应。本发明自适应方法，确保无论输入视频信号同步头极性是高电平还是低电平，都可以满足后续功能模块的正常工作，具有通用性。

技术领域

本发明涉及一种数字视频信号同步头极性自适应方法。尤其是适用于机载智能显示器中实现数字视频信号同步头极性自适应的方法。

背景技术

DVI即数字视频接口，是一种高速传输数字信号的技术。DVI视频传输避免了模拟视频信号传输过程中发送端的数模转换和接收端的模数转换过程，同时也避免了模拟信号传输过程中的噪声干扰问题，因此图像损失小。

现有的机载大屏幕多功能显示器绝大多数都采用DVI作为显示器视频信号的输入格式。输入的DVI串行数字视频信号通过解码芯片解码处理，FPGA将解码后的并行的RGB信号，以及使能信号（DE）、行同步（Hsync）和场同步（Vsync）信号，经过处理后输出符合VESA时序标准的视频信号供后续电路使用。

根据VESA标准，行同步和场同步信号的同步头极性既可以为正极性，也可以为负极性。对于显示器来说，FPGA逻辑只能满足一种同步头极性的信号，如果FPGA逻辑中默认同步头极性为负极性而输入信号解码得到的同步头极性为正极性，则会出现判定错误，导致后续逻辑功能判断出错。因此，必须能够对输入的不同极性的同步信号进行自适应，无论输入信号解析出的是什么极性的同步头信号，经过自适应模块后的同步头信号极性都为负极性，以满足设计需要。

发明内容

鉴于上述现有技术存在的缺陷，本发明的目的是提出一种基于FPGA的数字视频信号同步头极性自适应方法。

本发明的上述目的，将通过以下技术方案得以实现：基于数字视频信号解码电路和同步头极性自适应功能模块实现，其中所述数字视频信号解码电路将输入的DVI标准视频信号解码成RGB信号以及符合VESA时序标准的使能信号（DE）、行同步（Hsync）和场同步（Vsync）信号；所述同步头极性自适应功能模块包括信号电平边沿判断功能模块、计数器模块和翻转赋值模块，将任意极性（正极性或负极性）的同步头信号的极性转化成确定的极性，并对符合VESA时序标准的任意分辨率视频信号同步头信号自适应。

本发明技术方案应用实施后的显著效果为：本发明数字视频信号同步头极性自适应的方法以FPGA为基础，对于输入的任意分辨率视频信号利用相应的视频解码电路进行解码，通过同步头极性自适应功能模块，对解码得到的行同步信号和场同步信号的同步头极性进行判断。根据需要将同步头信号极性转换成需要的极性。确保无论输入视频信号同步头极性是高电平还是低电平，都可以满足后续功能模块的正常工作，具有通用性。

附图说明

图1是本发明数字视频信号同步头极性自适应方法原理框图。

图2是本发明信号电平边沿判断功能模块原理框图。

图3是本发明计数器功能模块原理框图。

图4是本发明翻转赋值功能模块原理框图。

具体实施方式

以下便结合实施例附图，对本发明的具体实施方式作进一步的详述，以使本发明技术方案更易于理解、掌握。

下面通过具体实施例对本发明做详细的说明：