[发明专利]程序存储器的控制方法、控制装置及其处理器系统

权利要求书

1.一种程序存储器控制装置，包括：

第一端口，用于与处理器相连；

第二端口，用于与高速缓冲存储器相连；以及

第三端口，用于与接口控制器相连，

其中，所述程序存储器控制装置提供控制信号的路由功能，使得第二端口与第三端口之间的第一控制信号路径、或者第一端口与第三端口之间的第二控制信号路径连通；

在第一控制信号路径连通时，所述接口控制器工作于CPU控制模式，其中，在高速缓冲存储器与程序存储器之间自动进行数据缓存，

在第二控制信号路径连通时，所述接口控制器工作于寄存器控制模式，其中处理器将从外设设备读取的数据写入程序存储器。

2.根据权利要求1所述的程序存储器控制装置，其中所述第三端口包括第三控制端口和第三数据端口，所述程序存储器控制装置还包括：

控制寄存器，分别经由第一端口与处理器相连，以及经由第三数据端口与接口控制器相连；以及

选择器，分别经由第二端口与高速缓冲存储器相连，经由内部的第四端口与控制寄存器相连，以及经由第三控制端口与接口控制器相连，

其中，第二端口经由选择器与第三控制端口相连形成第二端口与第三端口之间的第一控制信号路径；第一端口经由控制寄存器、内部的第四端口、选择器与第三控制端口相连形成第一端口与第三端口之间的第二控制信号路径；

所述选择器还包括选择端口，所述控制寄存器向所述选择器的选择端口提供选择信号，使得第二端口和第四端口之一与第三控制端口连通，从而选择第一控制信号路径和第二控制信号路径之一。

3.一种处理器系统，包括：

程序存储器，用于存储程序数据；

接口控制器，与程序存储器连接，并且管理针对程序存储器的访问；

高速缓冲存储器，与接口控制器连接，用于经由接口控制器从程序存储器获取程序数据，以提供处理器所需的指令和操作数；

处理器，与高速缓冲存储器连接，用于从高速缓冲存储器获取指令和操作数；以及

程序存储器控制装置，包括第一端口，用于与处理器相连；第二端口，用于与高速缓冲存储器相连；以及第三端口，用于与接口控制器相连，

其中，所述程序存储器控制装置提供控制信号的路由功能，使得第二端口与第三端口之间的第一控制信号路径、或者第一端口与第三端口之间的第二控制信号路径连通，

在第一控制信号路径连通时，所述接口控制器工作于CPU控制模式，其中，在高速缓冲存储器与程序存储器之间自动进行数据缓存，

在第二控制信号路径连通时，所述接口控制器工作于寄存器控制模式，其中处理器将从外设设备读取的数据写入程序存储器。

4.根据权利要求3所述的处理器系统，其中所述第三端口包括第三控制端口和第三数据端口，所述程序存储器控制装置还包括：

控制寄存器，分别经由第一端口与处理器相连，以及经由第三数据端口与接口控制器相连；以及

选择器，分别经由第二端口与高速缓冲存储器相连，经由内部的第四端口与控制寄存器相连，以及经由第三控制端口与接口控制器相连，

其中，第二端口经由选择器与第三控制端口相连形成第二端口与第三端口之间的第一控制信号路径；第一端口经由控制寄存器、内部的第四端口、选择器与第三控制端口相连形成第一端口与第三端口之间的第二控制信号路径；

所述选择器还包括选择端口，所述控制寄存器向所述选择器的选择端口提供选择信号，使得第二端口和第一端口之一与第三控制端口连通，从而选择第一控制信号路径和第二控制信号路径之一。

5.根据权利要求3所述的处理器系统，其中处理器为片上系统中的内部处理器。

6.根据权利要求3所述的处理器系统，其中在CPU控制模式中，处理器经由高速缓冲存储器和接口控制器，从程序存储器中获取指令和/或操作数。

7.根据权利要求3所述的处理器系统，还包括内存，所述内存连接在处理器和外设设备之间，用于存储从外设设备读取的数据，其中，在寄存器控制模式中，处理器读取内存的数据，并且经由程序存储器控制装置和接口控制器写入程序存储器。