[发明专利]器件的制作方法

说明书

技术领域

本发明涉及使用贯通布线的诸如电子器件和微电气机械系统(MEMS)器件的器件的制作方法。

背景技术

需要以LSI为代表的集成电路的更快的高性能系统。为了实现集成电路的更快的更高性能的系统，需要使用三维结构的芯片安装技术。出于这种目的，使用能够以最短的距离电连接芯片的贯通布线。在这种情况下，贯通布线和其它电气布线需要在线与基板之间具有足够的绝缘性能的绝缘膜。特别地，需要高驱动电压或输出电压的电子器件需要在电极、布线和基板之间具有高的绝缘性能。

一些电子器件需要薄的基板以满足性能要求。例如，对于超声换能器，基板的希望厚度小于或等于超声波的波长的一半，以减少来自基板的反射对器件性能的影响。在例子中，在高频率侧具有约20MHz的频率的超声换能器的基板如果由硅制成优选具有约250μm或更小的厚度。为了制作具有薄基板的电子器件，存在从制作处理的开始使用具有希望的厚度的薄基板的技术和在制作处理的开始使用比希望厚度厚的基板的技术。

前一种方法需要通过接合薄基板与支撑基板获得必要的机械强度，以防止基板在制作中变形或破坏。随着制作中使用的薄基板的直径增加，对于支撑基板的要求增加。在这种情况下，根据接合薄基板与支撑基板的方法，制作处理可明显受限。例如，当薄基板和支撑基板通过使用粘接剂被接合在一起时，根据粘接剂的化学品耐性和温度耐性，可用于制作处理的化学品和最高温度受限。在后一种方法中，通过使用厚基板执行制作处理的前半段，但基板在制作处理的后半段中减小到希望的厚度。在这种情况下，制作处理的前半段具有高的灵活性。

日本专利公开No.2012-195514公开了用于通过使用具有比希望厚度大的厚度的基板执行制作处理的前半段并且在制作处理的后半段中将基板的厚度减小到希望厚度的技术。在该技术中，在基体基板中形成非贯通的通路孔，在通路孔的内壁上形成绝缘膜，并且然后形成元件单元。在基体基板的厚度减小且在减薄的基板的地表面上形成绝缘膜之后，形成贯通布线。在这种情况下，由于在形成元件单元之前在通路孔的内壁上形成绝缘膜，因此，可在足够高的温度(例如，800℃或更高)形成绝缘膜。这允许在通路孔的内壁上形成具有高的介电强度的绝缘膜。这是由于高温沉积与低温沉积相比可形成更高质量的绝缘膜。据悉，与通过400℃或更低的温度的化学气相沉积(CVD)形成的氧化硅膜相比，例如通过800℃或更高的温度的热氧化形成的硅热氧化物膜具有更高的致密度、更高的厚度均匀性和更高的介电强度。

但是，在日本专利公开No.2012-195514中公开的方法需要在形成元件之后去除基板背面的绝缘膜并且再次形成绝缘膜以形成薄基板。优选在400℃或更低的温度形成要在基板背面形成的绝缘膜，以防止损伤基板上的元件单元。这可导致基板背面的绝缘膜的介电强度对于需要高电压的器件来说是不足的。

发明内容

根据本发明的一个方面，提供一种包括包含电极的元件部分、包含第一表面和与第一表面相反的第二表面的基板、以及从第一表面延伸到第二表面的贯通布线的器件的制作方法。电极与贯通布线电连接。所述方法包括以下步骤：从基板的第一表面形成第一孔，第一孔具有第一孔不穿过基板的深度；在第一孔的内壁上形成第一绝缘膜；从基板的与第一绝缘膜相反的第二表面形成到达第一绝缘膜的第二孔；在第二孔上形成第二绝缘膜；将贯通布线的材料注入到第一孔中；在第一表面上形成元件部分，元件部分与贯通布线的材料电连接；从基板的第二表面将基板减薄至第二绝缘膜；和在第二绝缘膜上形成布线部分，布线部分与贯通布线的材料连接。

所述方法允许，不管器件的基板的厚度如何，在形成贯通布线和元件部分之前，在其中形成贯通布线的通路孔的内壁上和在与基板背面布线对应的基板的背面上，形成绝缘膜。这允许通过使用高温沉积技术形成绝缘膜，由此提供高绝缘电阻。这提供包括具有高的电气可靠性的电子器件的各种器件。所述方法在提高薄基板器件的电气可靠性方面是特别有效的，这曾是难以实现的。根据本发明的另一方面，按照绝缘基板中的非贯通通路孔和贯通布线、然后元件部分的顺序，制作电子器件。这允许使用具有足够高的绝缘电阻的绝缘基板，由此提供具有高的电气可靠性的电子器件。

从参照附图对示例性实施例的以下描述，本发明的其它特征将变得清楚。

附图说明

图1A是示出根据本发明的实施例的制作方法的例子的电子器件的截面图。

图1B是电子器件的截面图。

图1C是电子器件的截面图。

图1D是电子器件的截面图。