[发明专利]一种抗旁路攻击的时钟串扰实现方法

权利要求书

1.一种抗旁路攻击的时钟串扰实现方法，其特征在于，对一路输入时钟的相位和频率进行串扰，产生一路串扰时钟的过程，包含：

对输入时钟进行相位延迟得到多路相位延迟时钟；

对输入时钟进行分频得到一路分频时钟，所述分频时钟的分频数在设定的数值范围内动态切换；

随机生成第一随机数和第二随机数；

将各路相位延迟时钟、一路分频时钟分别作为时钟源，锁存第一随机数分别得到第一选择信号和第二选择信号；根据第一选择信号对分频数进行随机选择；同时根据第二选择信号从多个时钟源中随机选出其中一路时钟源作为输出时钟；

对于选出的这一路输出时钟，锁存第二随机数得到第三选择信号，对这一路输出时钟的持续周期数进行随机选择；

对这一路输出时钟实际持续的周期进行计数，当计数的数值达到随机选择的持续周期数时，随机选出新的时钟源，随机选出新的持续周期数并重新开始计数。

2.如权利要求1所述的抗旁路攻击的时钟串扰实现方法，其特征在于：

对输入时钟ClkIn进行相位延迟，得到四路相位差为1/4周期的相位延迟时钟Clk0、Clk1、Clk2和Clk3：

将输入时钟ClkIn作为其中一路相位延迟时钟Clk0；

并且，使该输入时钟ClkIn分别通过三级相同的相位延迟电路，得到另外三路相位延迟时钟Clk1、Clk2和Clk3。

3.如权利要求2所述的抗旁路攻击的时钟串扰实现方法，其特征在于：

每一级相位延迟电路，由若干个延迟时间各为1ns的模块级联而成。

4.如权利要求2所述的抗旁路攻击的时钟串扰实现方法，其特征在于：

使用10位LFSR反馈电路作为随机数生成电路，来产生第一随机数RandomSel[2:0]和第二随机数RandomCnt[3:0]，其中：

feedback＝lsfr[8]^lsfr[5]^lsfr[4]^lsfr[2]^lsfr[0]；

lsfr[9:0]＝{feedback,lsfr[9:1]}；

RandomSel[2:0]＝lsfr[2:0]^lsfr[5:3]；

RandomCnt[3:0]＝lsfr[9:6]。

5.如权利要求4所述的抗旁路攻击的时钟串扰实现方法，其特征在于：

使输入时钟ClkIn通过2-5分频电路进行分频，分频时钟Clk4的分频数为2、3、4、5中随机选出的一个数值；

锁存第一随机数RandomSel[2:0]，根据其中的后两位得到第一选择信号ClkSel[1:0]；

向2-5分频电路输入第一选择信号ClkSel[1:0]来确定分频值，其对应关系为：

ClkSel[1:0]＝2’b00时，Clk4为2分频时钟

ClkSel[1:0]＝2’b01时，Clk4为3分频时钟

ClkSel[1:0]＝2’b10时，Clk4为4分频时钟

ClkSel[1:0]＝2’b11时，Clk4为5分频时钟。

6.如权利要求5所述的抗旁路攻击的时钟串扰实现方法，其特征在于：

锁存第一随机数RandomSel[2:0]，得到第二选择信号ClkSel[2:0]；

采用不带毛刺的时钟切换电路进行随机时钟选择，根据第二选择信号ClkSel[2:0]选择相应的时钟源作为输出时钟，对应关系为：

ClkSel＝3’b000时，选择相位延迟时钟Clk0；

ClkSel＝3’b001时，选择相位延迟时钟Clk1；

ClkSel＝3’b010时，选择相位延迟时钟Clk2；

ClkSel＝3’b011时，选择相位延迟时钟Clk3；

ClkSel＝3’b100时，选择的分频时钟Clk4为2分频时钟；

ClkSel＝3’b101时，选择的分频时钟Clk4为3分频时钟；

ClkSel＝3’b110时，选择的分频时钟Clk4为4分频时钟；

ClkSel＝3’b111时，选择的分频时钟Clk4为5分频时钟。