[发明专利]一种基于双模冗余的抗单粒子多节点翻转加固锁存器

说明书

技术领域

本发明涉及抗辐射集成电路设计领域，使用双模冗余结构及MullerC单元电路，用来构成加固锁存器设计，实现了对单粒子翻转的自恢复，并对双节点翻转完全容忍，具体为一种基于双模冗余的抗单粒子多节点翻转加固锁存器。

背景技术

随着科技的不断进步，集成电路已经被广泛地应用于各种领域中了。同时，其在深空探测、医疗器械、航空航天、汽车电子等重要领域的应用，也对其可靠性提出了更高的要求。辐射环境中的高能粒子（中子或α粒子）在穿过微电子器件的灵敏区时，会在其轨迹上沉积电荷，这些电荷将会改变锁存器等存储元件中的存储值。半导体工艺的快速发展，使集成电路的特征尺寸不断缩减、工作电压不断下降，导致电路的节点电容不断减小，从而使电路节点的逻辑状态发生翻转所需要的电荷量（临界电荷）也随之降低，引起单粒子翻转（SingleEventUpset,SEU）的概率也急剧提高。随着集成电路工艺尺寸的进一步缩减，电路节点之间的距离也进一步减小，由高能粒子轰击产生的电荷可以扩散并影响相邻节点，从而引发单粒子多节点翻转(SingleEventMultipleNodeUpset,SEMNU)。因此，需要新的能容忍单粒子多节点翻转的锁存器的设计。

发明内容

为了克服现有加固锁存器存在的不足，本发明提供了一种基于双模冗余的抗单粒子多节点翻转加固锁存器，该锁存器对SEU效应可以实现完全的自恢复，对SEMNU效应可以完全容忍，从而提高了系统的稳定性。

本发明采用的技术方案是：

一种基于双模冗余的抗单粒子多节点翻转加固锁存器，其特征在于：包括一个输入模块（1），两个存储单元MC1、MC2，一个4管MullerC单元（2）；所述输入模块（1）由4个PMOS晶体管和1个反相器构成；所述2个存储单元MC1和MC2的结构相同，其中每个存储单元由6个PMOS晶体管和4个NMOS晶体管构成；MullerC单元（2）由两个PMOS晶体管和两个NMOS晶体管构成；输入模块（1）的输出端与存储单元MC1、MC2连接，存储单元MC1、MC2分别与MullerC单元（2）的两个输入端连接。

所述的一种基于双模冗余的抗单粒子多节点翻转加固锁存器，其特征在于：所述输入模块的4个PMOS晶体管分别为晶体管P7、晶体管P8、晶体管P7b、晶体管P8b，反相器的输入端接入输入信号D信号；反相器的输出端与晶体管P7b、晶体管P8b的源极连接；晶体管P7、晶体管P8的源极接入输入信号D信号；晶体管P7、晶体管P8、晶体管P7b、晶体管P8b的栅极接入时钟信号CLKB连接；晶体管P7、晶体管P8、晶体管P7b、晶体管P8b的衬底接入电源VDD。

所述的一种基于双模冗余的抗单粒子多节点翻转加固锁存器，其特征在于：所述构成存储单元MC1的6个PMOS晶体管和4个NMOS晶体管，分别为晶体管P1、晶体管P2、晶体管P3、晶体管P4、晶体管P5、晶体管P6、晶体管N1、晶体管N2、晶体管N3、晶体管N4；所述构成存储单元MC2的6个PMOS晶体管和4个NMOS晶体管，分别为晶体管P1b、晶体管P2b、晶体管P3b、晶体管P4b、晶体管P5b、晶体管P6b、晶体管N1b、晶体管N2b、晶体管N3b、晶体管N4b；晶体管P1、晶体管P3、晶体管P5、晶体管P6、晶体管P1b、晶体管P3b、晶体管P5b、晶体管P6b的源极接入电源VDD；晶体管N2、晶体管N4、晶体管N2b、晶体管N4b的源极接地GND；晶体管P1、晶体管P2、晶体管P3、晶体管P4、晶体管P5、晶体管P6、晶体管P1b、晶体管P2b、晶体管P3b、晶体管P4b、晶体管P5b、晶体管P6b的衬底接入电源VDD；晶体管N1、晶体管N2、晶体管N3、晶体管N4、晶体管N1b、晶体管N2b、晶体管N3b、晶体管N4b的衬底接地GND；