[发明专利]一种基于FPGA的频率测量装置

说明书

本发明公开了一种基于FPGA的频率测量装置，包括整形电路和设置在FPGA内部的第一及第二测频模块、第一及第二脉冲测量模块、异或门及MCU；待测正弦波信号经过整形电路形成同频率方波信号，进入第一测频模块，从而测得待测正弦波的频率；待测第一矩形波信号的三路信号分别进入第二测频模块、第一脉冲测量模块和异或门；进入第二测频模块时用于测量第一矩形波信号的频率及周期，进入第一脉冲测量模块时用于测量第一矩形波信号的占空比；待测第二矩形波信号与待测第一矩形波信号的一路分信号进入异或门用于测量待测第一矩形波信号与待测第二矩形波信号的时间间隔和相位差。本发明可精确测量正弦波的频率和矩形波的频率、周期、占空比、时间间隔及相位差。

技术领域

本发明涉及一种基于FPGA的频率测量装置，属于电子测量技术领域。

背景技术

数字频率计是采用数字电路制做成的能实现对周期性变化信号频率测量的仪器。频率计主要用于测量正弦波、矩形波等周期信号的频率值。其扩展功能可以测量信号的周期和脉冲宽度。通常说的数字频率计是指电子计数式频率计。

在电子技术领域，频率是一个最基本的参数。数字频率计作为一种最基本的测量仪器以其测量精度高、速度快、操作简便、数字显示等特点被广泛应用。将数字频率计与微处理器相结合，可实现测量仪器的多功能化、程控化和智能化，随着现代科技的发展，基于数字式频率计组成的各种测量仪器、控制设备、实时监测系统已应用到国际民生的各个方面。现有技术中，将数字频率计与微处理器相结合构成的装置，存在着硬件结构复杂、易受干扰、稳定性低等缺陷。

发明内容

针对现有技术存在的不足，本发明目的是提供一种基于FPGA的频率测量装置，本发明降低了电路的复杂度，且不易受外界干扰，可精确测量正弦波的频率和矩形波的频率f、周期T、占空比、时间间隔及相位差。

为了实现上述目的，本发明是通过如下的技术方案来实现：

本发明的一种基于FPGA的频率测量装置，包括整形电路和设置在FPGA内部的第一测频模块、第二测频模块、第一脉冲测量模块、异或门、与异或门输出端相连接的第二脉冲测量模块及MCU；所述第一测频模块与整形电路输出端相连接，所述第一测频模块、第二测频模块、第一脉冲测量模块和第二脉冲测量模块的输出端均与MCU的输入端相连接；待测正弦波信号，经过所述整形电路触发整形，形成同频率方波信号，并进入所述第一测频模块，从而测得待测正弦波的频率；待测第一矩形波信号分成三路信号，分别进入所述第二测频模块、第一脉冲测量模块和异或门；进入所述第二测频模块时，用于测量第一矩形波信号的待测信号频率f及待测信号周期T，进入所述第一脉冲测量模块时用于测量第一矩形波信号的占空比；待测第二矩形波信号与待测第一矩形波信号的一路分信号进入所述异或门，用于测量待测第一矩形波信号与待测第二矩形波信号的时间间隔，并结合第二测频模块测得的待测信号频率f，即可计算出待测第一矩形波信号与待测第二矩形波信号的相位差，其中，所述待测第二矩形波信号的频率与待测第一矩形波信号的频率相同。

上述整形电路具体采用的是TLV3501整形电路。

上述TLV3501整形电路包括滞回比较器电路，所述滞回比较器电路的供电方式为+5V单电压供电，其窗口电压为

上述第一测频模块及第二测频模块均包括D触发器和带使能端ENA的第一计数器及第二计数器；所述D触发器的q端连接到第一计数器及第二计数器的使能端ENA上，所述D触发器的d端连接闸门信号，clk端连接待测信号；根据D触发器的输出特性可知，在闸门信号拉高后，待测信号的第一个上升沿到来时，q端才开始输出高电平，使能第一计数器、第二计数器；所述第一计数器、第二计数器开始工作后，在闸门时间内同时对待测信号和时钟信号进行计数，时钟信号计数值N₁除以待测信号计数值N₂乘上时钟周期T_时钟即为待测信号周期T，对待测信号周期T求倒数即为待测信号的频率f。