[发明专利]半速率时钟数据回复电路

说明书

本发明提出一种半速率时钟数据回复电路，其包含：一压控振荡器，设置成依据一控制电压产生一数据取样时钟与一边缘取样时钟；一调整电路，设置成在多个测试期间中动态控制该压控振荡器将该数据取样时钟与该边缘取样时钟之间的一相位差调整成异于90度；以及一控制电路，设置成指示该调整电路在该多个测试期间中分别利用不同的控制值组合来控制该压控振荡器，并记录分别对应于该多个测试期间的多个回复信号质量指针。之后，该控制电路会指示该调整电路利用与该多个回复信号质量指针中的一最佳质量指针相对应的一控制值组合来控制该压控振荡器。

技术领域

本发明有关半速率时钟数据回复电路，尤指一种可动态改变取样信号延迟量的半速率时钟数据回复电路。

背景技术

传统的半速率时钟数据回复电路会利用压控振荡器产生同相时钟信号(in phaseclock signal)与相位相差90度的正交相时钟信号(quadrature phase clock signal)。在传统半速率时钟数据回复电路中，数据取样电路会采用前述的同相时钟信号作为输入信号的数据取样时钟，而边缘取样电路则会采用前述的正交相时钟信号来作为输入信号的边缘取样时钟。当正交相时钟信号的边缘对齐输入信号的眼图边缘时，同相时钟信号的边缘理论上应该会对准输入信号的眼图中央。如此一来，利用同相时钟信号作为输入信号的数据取样时钟便可降低半速率时钟数据回复电路的位错误率。

然而，在实际应用环境中，由于传输介质的衰减导致输入信号的眼图往往不是理想的对称形状，而且边缘取样电路也常会有一定的数据保持时间(hold time)。在此情况下，使用相位差固定为90度的同相时钟信号与正交相时钟信号来进行取样，会导致回路锁定时输入信号的取样位置偏离眼图中的最佳取样点，进而导致数据错误率增加。

发明内容

有鉴于此，如何有效提升输入信号的取样正确性，进而降低半速率时钟数据回复电路的位错误率，实为业界有待解决的问题。

本说明书提供一种半速率时钟数据回复电路的实施例，用于提供一时钟数据信号给一数据处理电路。该半速率时钟数据回复电路包含有：一控制电压产生电路，设置成产生一控制电压；一数据取样电路，设置成依据一数据取样时钟对一输入信号进行数据取样，以产生该时钟数据信号；一边缘取样电路，设置成依据一边缘取样时钟对该输入信号进行边缘取样，以产生一边缘取样信号；一相位检测电路，耦接于该控制电压产生电路、该数据取样电路、及该边缘取样电路，设置成比较该时钟数据信号与该边缘取样信号两者在相邻取样时间的数据一致性，以控制该控制电压产生电路调整该控制电压的大小；一压控振荡器，耦接于该控制电压产生电路，设置成依据该控制电压产生该数据取样时钟与该边缘取样时钟；一调整电路，耦接于该压控振荡器，设置成在多个测试期间中动态控制该压控振荡器将该数据取样时钟与该边缘取样时钟之间的一相位差调整成异于90度；以及一控制电路，耦接于该调整电路，设置成指示该调整电路在该多个测试期间中分别利用不同的控制值组合来控制该压控振荡器，并记录该数据处理电路分别在该多个测试期间中所产生的多个回复信号质量指针，而在该多个测试期间之后，该控制电路会指示该调整电路利用与该多个回复信号质量指针中的一最佳质量指针相对应的一控制值组合来控制该压控振荡器，以降低该时钟数据信号的错误率。

上述实施例的优点之一，是该调整电路会刻意将该压控振荡器产生的数据取样时钟与边缘取样时钟之间的相位差调整成异于90度，以避免如先前技术将两者的相位差固定在90度时所衍生的缺点。

本发明的其它优点将藉由以下的说明和图式进行更详细的解说。

附图说明

图1为本发明一实施例的半速率时钟数据回复电路简化后的功能方块图。

图2为图1中的压控振荡器的一实施例简化后的功能方块图。

图3为图2的压控振荡器的其中一个振荡单元的一实施例简化后的功能方块图。

具体实施方式