[发明专利]一种大面积平行堆栈式封装结构和封装方法

说明书

本发明公开了一种大面积平行堆栈式封装结构和封装方法，包括基板、划线槽、外封盖、多个待封芯片和/或元器件，其中：所述基板，用以承载待封芯片和/或元器件；所述多个待封芯片和/或元器件，以平行方式依次堆栈在所述基板上，并与所述基板电性连接；所述划线槽，形成于基板的划槽区域上；所述外封盖，通过所述划线槽套设在所述基板上。本发明可以有效提高产品封装的良率，总体降低产品的成本，且制备方法工艺简单，效果显著，且兼容于一般的半导体工艺，适用于工业生产。

技术领域

本发明属于半导体封装技术领域，尤其是涉及一种大面积平行堆栈式封装结构和封装方法。

背景技术

目前半导体制造行业，封装的结构和方式多种多样，但是总体的趋势是产品的小型化，以及产品功能的多样化。

封装的分类方式有多种：

如果按照封装的材料来分，可以分为塑料封装、陶瓷封装以及金属封装；

如果按照和PCB板连接的方式来分，可以分为通孔式封装(Plating ThroughHole，简称PTH)和表面贴装式封装(Surface Mount Technology，简称SMT)；

如果按照封装的外形来分，可以分为四方无引脚扁平封装(Quad Flat No-leadPackage，简称QFN)、四方引脚扁平式封装(Quad Flat Package，简称QFT)、小外形IC封装(Small Outline Integrated Circuit Package，简称SOIC)、薄小外形封装(Thin ShrinkSmall Outline Package，简称TSSOP)、球栅阵列式封装(Ball Grid Array，简称BGA)和芯片尺寸级封装(Chip Size Package，简称CSP)。

封装的方式也从传统的平面式封装发展到现在的3D式封装，为了使得产品能够大规模的生产，封装厂通常会采用晶圆级的封装。

现有技术中存在诸多不足：

首先，比如在半导体镜头和模组的封装中，使用晶圆级的堆叠封装可以快速大规模的生产。但对于这样的生产，晶圆堆栈的偏差是非常关键和重要的瓶颈，它直接关系到产品的良率和最终的产出。而堆栈的精准度往往要求1-2微米，对于多层堆叠的封装，这样的误差会累积，使得最终合格的产品非常少。为了提高产品对位的精准度，往往需要投入大量的资金购置昂贵的机台，以提高产品的良率。

其次，产品的良率很难把握。在多层堆叠时，中间产品的良率不可控制，往往需要到所有工艺流程做完，才能检测产品的性能。中间任何一步工艺如果发生较大的偏差，都会导致整片晶圆的所有产品报废。

最后，产品的封装费用在产品整体的成本中占非常大的比例，以上这样的晶圆封装方式使得产品稳定性差，工艺和设备要求高，但最终的产品良率低，总体生产成本高。这就需要开发更高效的封装方式或封装结构，提高总体的封装良率。

发明内容

鉴于以上所述现有技术的缺点，本发明的目的在于提供一种大面积平行堆栈式的封装结构和工艺，将切割并测试完成的芯片封装在晶圆或者基板上，通过大面积平行堆栈的方式完成结构封装，在完成单层或者多层堆栈后进行切割，分离之后获得单个产品，以此提供了一种工艺简单、可控性良好且可靠性高的封装结构和工艺。

为了达到上述发明目的，解决其技术问题所采用的技术方案如下：

本发明公开了一种大面积平行堆栈式封装结构，包括基板、划线槽、外封盖、多个待封芯片和/或元器件，其中：

所述基板，用以承载待封芯片和/或元器件；

所述多个待封芯片和/或元器件，以平行方式依次堆栈在所述基板上，并与所述基板电性连接；

所述划线槽，形成于基板的划槽区域上；